


## บทที่ 6

### การออกแบบวงจรส่วนขาเข้า-ขาออกและวงจรไบอัส

#### 6.1 วงจรรับสัญญาณขาเข้า

วงจรรับสัญญาณขาเข้ามีหน้าที่รับสัญญาณวิดีโอขาเข้าแบบปลายเดี่ยว (single-ended) ขนาด 1 โวลต์ยอดถึงยอดมาแปลงเป็นสัญญาณแบบ differential ขนาด 0.5 โวลต์ยอดถึงยอดส่งต่อไปยังวงจรกรองต่อไป วงจรรับสัญญาณขาเข้าไม่ต้องการผลตอบสนองทางความถี่กว้างเท่ากับ วงจรทรานส์คอนดักเตอร์ ดังนั้นจึงใช้โครงสร้างที่ซับซ้อนกว่าซึ่งให้ความเป็นเชิงเส้นดีกว่าดังรูปที่ 6.1 วงจรแบ่งออกเป็น 3 ส่วนคือ วงจรสร้างสัญญาณอ้างอิง 1.88 โวลต์ วงจรขยายสัญญาณขาเข้า และวงจรป้อนกลับแรงดันโหมตร่วมขาออก



รูปที่ 6.1 วงจรรับสัญญาณขาเข้า

วงจรสร้างสัญญาณอ้างอิง 1.88 โวลต์ดังรูปที่ 6.1(c) ใช้สร้างแรงดันอ้างอิงให้กับขาเข้าของออปแอมป์ทั้งสองตัว โดยที่โหนด  $V_{in}$  จะมีตัวเก็บประจุภายนอกขนาด  $1\mu F$  ต่อขวางระหว่างโหนด  $V_{in}$  กับสัญญาณขาเข้าเพื่อแยกระดับแรงดันไฟตรงและใช้ตัวต้านทานขนาด 1 เมกกะโอห์มต่อคร่อมโหนด  $V_{in}$  กับแรงดันอ้างอิง 1.88 โวลต์เพื่อเพิ่มความต้านทานขาเข้าของวงจร วงจรรับสัญญาณขาเข้าดังรูปที่ 6.1(a) มีการทำงานเริ่มจากแรงดันขาเข้า  $V_{in}$  แบบปลายเดี่ยวผ่านไปตกคร่อม  $R_1$  เปลี่ยนเป็นกระแสแบบ differential ไหลลอดผ่านทรานซิสเตอร์ M1 เข้าสู่  $R_2$  จึงเปลี่ยนเป็นแรงดันแบบ differential ต่อไป วงจรป้อนกลับแรงดันโหมตร่วมขาออกกับแรงดันเฉลี่ยของแรง

ต้นขาออกเข้ามาเปรียบเทียบกับแรงดันอ้างอิง 3.28 โวลต์แล้วใช้การป้อนกระแสกลับด้วยโครงสร้างแบบ folded-cascode เพื่อให้การป้อนกลับมีเสถียรภาพโดยมีผลสนองความถี่ที่สูงกว่าโครงสร้างแบบ wide-swing cascode


เพื่อให้ความเป็นเชิงเส้นของวงจรรับสัญญาณขาเข้าดี จึงใช้กระแสไบอัสทั้ง 2 กิ่งของวงจรถึง 400µA ในขณะที่การแกว่งของกระแสมากที่สุดเพียง 100µA ( $V_{in} / R_1 = 0.5$  โวลต์ / 5k โอห์ม) และจากการจำลองการทำงานพบว่า การเปลี่ยนแปลงค่าความจุของตัวเก็บประจุแบบปรสิติกที่โนด  $a_1$  ที่ขึ้นกับแรงดันเป็นผลให้ค่า DP (Differential Phase) ของวงจรรับสัญญาณขาเข้าเพิ่มขึ้นอย่างมาก เนื่องจากการทำให้ศูนย์ (zero) ของวงจรรับสัญญาณขาเข้าที่เกิดจากตัวเก็บประจุแบบปรสิติกที่โนด  $a_1$  และความต้านทาน  $R_1$  เปลี่ยนแปลงไปเมื่อเกิดการเปลี่ยนแปลงแรงดันที่โนด  $a_1$  ตัวอย่างเช่น ถ้าตัวเก็บประจุแบบปรสิติกที่โนด  $a_1$  ขณะแรงดัน 1.88+0.35 โวลต์มีค่า 325fF และขณะแรงดัน 1.88-0.35 โวลต์มีค่า 350fF จะทำให้ความต่างเฟส (DP) ของวงจรรับสัญญาณขาเข้าที่ความถี่ 4.4MHz คือ

$$DP = \arctan\left(\frac{2\pi 4.4MHz}{1}\right) - \arctan\left(\frac{2\pi 4.4MHz}{1}\right) = 0.2 \text{ deg} \tag{6-1}$$

$$\frac{5k\Omega \times 350 \text{ fF}}{5k\Omega \times 325 \text{ fF}}$$

ดังนั้น จึงควรลดตัวเก็บประจุแบบปรสิติกที่โนด  $a_1$  ให้น้อยที่สุดและไม่ควรสร้างส่วนรับสัญญาณขา (ทรานซิสเตอร์ M1 และแหล่งจ่ายกระแสที่โนด  $a_1$ ) ด้วยมอสทรานซิสเตอร์ชนิดพี

6.2 วงจรขยายสัญญาณขาออกสำหรับวงจรกรองแก็กการซ้อนทับ (Anti-aliasing filter)



รูปที่ 6.2 วงจรขยายสัญญาณขาออกสำหรับวงจรกรองแก็กการซ้อนทับ


วงจรมีหน้าที่ขยายสัญญาณที่ออกจากวงจรกรองผ่านต่ำชนิดเอลลิปติกขนาด 0.5 โวลต์ ยอดถึงยอดแบบ fully differential เป็น 2 โวลต์ ยอดถึงยอดแบบ fully differential แล้วนำไปผ่าน



วงจรถูกกันชน (buffer) ซึ่งเป็นออปแอมป์แบบขั้นเดียว (single stage) ที่มีโครงสร้างแบบ folded cascode และสามารถขับโหลดตัวเก็บประจุได้  $1\text{pF} - 15\text{pF}$

### 6.3 วงจรขยายสัญญาณขาออกสำหรับวงจรรองสร้างสัญญาณกลับ (Reconstruction)


วงจรถูกขยายขาออกมีหน้าที่แปลงสัญญาณแบบ differential จากวงจรรองเปลี่ยนเป็นแบบปลายเดี่ยวซึ่งแบ่งออกเป็น 3 ส่วนคือ ส่วนแปลงแรงดันแบบ differential เป็นกระแสแบบปลายเดี่ยวส่งต่อไปกับส่วนขยายแบบป้อนกลับและวงจรถักโหลด (Driver) ดังรูปที่ 6.3 ในกรณีที่โหลดเป็นจอบาทซึ่งมีขนาด 75 โอห์มจะใช้แรงดันขาออก 1 โวลต์ยอด้ถึงยอด้ แต่ถ้ำโหลดเป็นสายส่งสัญญาณซึ่งมีขนาด 150 โอห์มจะใช้แรงดันขาออก 2 โวลต์ยอด้ถึงยอด้โดยมีสวิตช์ เอ็นมอสในวงจรถูกส่วนที่ 2 ใช้เลือกอัตราขยายของวงจรถ




รูปที่ 6.3 วงจรถขยายสัญญาณขาออกสำหรับวงจรรองสร้างสัญญาณกลับ

ความเป็นเชิงเส้นของวงจรถขึ้นกับผลตอบสนองทางความถี่ (bandwidth) ของออปแอมป์และความต้านทานขาออกของวงจรถักโหลดเป็นหลัก การทดลองใช้วงจรถออปแอมป์แบบป้อนกลับกระแสดังรูปที่ 6.4(a) ซึ่งดูโครงสร้างไม่ซับซ้อนเมื่อเทียบกับออปแอมป์แบบสองขั้น (2 stage amp) ดังรูปที่ 6.4(b) แต่จริงๆ แล้วออปแอมป์แบบสองขั้นให้ผลตอบสนองทางความถี่กว้างกว่าเพราะว่าวงจรถออปแอมป์แบบป้อนกลับกระแสมีโพลหลักคือ  $1/(R_f \cdot C_c)$  ซึ่ง  $R_f$  คือตัวต้านทานที่ใช้ป้อนกลับในรูปที่ 6.3 ส่วนออปแอมป์แบบสองขั้นมีโพลหลักคือ  $g_{m1}/C_c$  ซึ่ง  $g_{m1}$  คือค่าทรานสดักชันของทรานซิสเตอร์  $M1$  ในรูปที่ 6.4(b) โดยการออกแบบสามารถทำให้  $g_{m1} \gg 1/R_f$  ได้ง่ายดั่งนั้นออปแอมป์แบบสองขั้นจึงมีผลตอบสนองทางความถี่ที่ดีกว่า สำหรับออปแอมป์แบบขั้นเดียว (single stage) ดังรูปที่ 6.4(c) มีอัตราขยายไฟตรงต่ำเกินไปหากใช้โครงสร้างแบบ cascode ที่ทรานซิสเตอร์  $M3c$  เพิ่มความต้านทานขาออกของวงจรถก็จะทำให้ช่วงแกว่งสัญญาณตอนต่อเข้ากับวงจรถักโหลด (Driver) ที่เกตของทรานซิสเตอร์  $M1e$  ไม่เพียงพอ

วงจรถักโหลดเป็นส่วนประกอบหลักที่เกี่ยวข้องกับความเป็นเชิงเส้นและจากการจำลองการทำงานโดยใช้วงจรถักโหลดทั้ง 4 แบบดังรูป 6.5 ได้ผลการจำลองการทำงานดังตารางที่ 6.1



รูปที่ 6.4 วงจรออปแอมป์แบบต่างๆ



รูปที่ 6.5 วงจรขับโหลดแบบต่างๆ

ตารางที่ 6.1 ผลการจำลองการทำงานเมื่อใช้วงจรถับโหลดชนิดต่างๆ

ชนิดของวงจรถับโหลด	ความถี่ที่อัตราขยายของออปแอมป์เท่ากับ 1	DP (Differential Phase)
(a)	100 MHz	0.32 Degree
(b)	85 MHz	0.16 Degree
(c)	70 MHz	0.11 Degree
(d)	45 MHz	0.01 Degree

(ค่า DP วัดที่โหลดขาออก 150 โอห์มและแรงดันขาออก 2 โวลต์ยอดถึงยอด)

วงจรถับโหลดแบบง่ายดังรูปที่ 6.5(a) มีค่า DP สูงมาก ดังนั้นจึงปรับปรุงโดยบังคับให้กระแสไหลผ่านทรานซิสเตอร์ M1e คงที่ด้วยแหล่งกระแสคงที่เพื่อลดความต้านทานขาออกของวงจรถับโหลดดังรูปที่ 6.5(b) ซึ่งมีความซับซ้อนมากขึ้นโดยมีโครงสร้างคล้ายกับออปแอมป์แบบ 2 ขั้นดังนั้นก็ใช้  $r_c$  และ  $C_c$  ชดเชยความถี่เหมือนกับออปแอมป์แบบ 2 ขั้น และเมื่ วงจรถับโหลดมีผลตอบสนองทางความถี่ต่ำลงก็ทำให้ความถี่ที่อัตราขยายของออปแอมป์เท่ากับ 1 (unity gain frequency) มีค่าต่ำลงด้วยแต่ก็ยังลดค่า DP ลงได้ถึงเท่าตัว ยิ่งไปกว่านั้นหากลองเปลี่ยนทรานซิสเตอร์ M1e ดังรูป (a) และ (b) เป็นไบโพลาร์ทรานซิสเตอร์เบอร์ 2N2222 (ต่อจากภายนอกชิพ) ดังรูป (c) และ (d) ก็จะช่วยลดค่า DP ลงได้มากถึงแม้ว่าตัวเก็บประจุแบบปรสิติกทั้งจากตัวไบโพลาร์ทรานซิสเตอร์และจากขาของชิพ (Cpad) จะมากขึ้นจนทำให้ผลตอบสนองทางความถี่ของ





เมื่อให้  $I_a = I_b$  แล้ว  $V_{gs_1} = V_{gs_2}$  และจากคุณสมบัติของไบโพลาร์ทรานซิสเตอร์จะได้

$$V_{BE1} = V_T \ln\left(\frac{I_a}{8I_s}\right) \quad (6-4)$$

$$V_{BE2} = V_T \ln\left(\frac{I_a}{I_s}\right) \quad (6-5)$$

แทนค่าดังกล่าวลงในสมการที่ (6-3)

$$I_a R_1 = V_{BE2} - V_{BE1} = V_T \ln(8) = 53.8mV \quad (\text{at } 300K) \quad (6-6)$$

จากนั้นก็สะท้อนกระแส  $I_a$  ที่ได้ไปไหลผ่าน  $R_2$  และจะได้

$$V_{bg} = I_a R_2 + V_{BE} = \frac{R_2}{R_1} V_T \ln(8) + V_{BE} \quad (6-7)$$

โดยค่าอัตราส่วน  $R_2/R_1$  ที่ทำให้แรงดัน  $V_{bg}$  มีความชันเทียบกับอุณหภูมิเป็นศูนย์ที่อุณหภูมิ 40-องศาเซลเซียสคือ 10 และค่า  $V_{bg}$  ที่ได้คือ 1.1735 โวลต์ แต่ในความเป็นจริงอาจจะมีผลจากความไม่เป็นอุดมคติต่างๆ เช่น การสะท้อนกระแสไม่สมบูรณ์  $V_{gs}$  ของ M1a และ M1b ไม่เท่ากัน เป็นต้น ซึ่งจะวิเคราะห์ดังต่อไปนี้

จัดรูปสมการที่ (6-3) ใหม่อีกครั้งได้

$$I_a R_1 = V_T \ln\left(8 \frac{I_b}{I_a}\right) + (V_{gs_2} - V_{gs_1}) \quad (6-8)$$

ให้  $I_b = I_a + d(I)$  โดย  $d(I)$  คือกระแสเล็กๆเมื่อเทียบกับ  $I_a$  และให้  $V_{gs_1} - V_{gs_2} = d(V_{gs})$  จะได้

$$\begin{aligned} I_a R_1 &= V_T \ln\left[8\left(1 + \frac{d(I)}{I_a}\right)\right] + d(V_{gs}) \\ &= V_T \ln(8) + V_T \ln\left(1 + \frac{d(I)}{I_a}\right) + d(V_{gs}) \\ &\approx V_T \ln(8) + V_T \frac{d(I)}{I_a} + d(V_{gs}) \end{aligned} \quad (6-9)$$

หาค่า  $d(V_{gs})$  จากคุณสมบัติของมอสทรานซิสเตอร์ในย่านอิมิตัวดังนี้

$$V_{gs} = V_t + \sqrt{\frac{K W}{2 L} I} \longrightarrow d(V_{gs}) = d(V_t) + \frac{V_{dsat}}{2} \frac{d(I)}{I} \quad (6-10)$$

เมื่อแทนค่า  $d(V_{gs})$  จากสมการที่ (6-10) ลงในสมการที่ (6-9) จะได้

$$I_a R_1 \approx V_T \ln(8) + \left( V_T + \frac{V_{dsat}}{2} \right) \frac{d(I)}{I_a} + d(V_t) \quad (6-11)$$


จากสมการนี้จะพบว่าค่าความคลาดเคลื่อนของการสะท้อนกระแส  $d(I)/I$  และความไม่เท่ากันของแรงดัน threshold ของทรานซิสเตอร์ M1 หรือ  $d(V_t)$  จะทำให้แรงดันที่ตกคร่อม  $R_1$  เปลี่ยนแปลงไป โดยค่า  $d(V_t)$  ของทรานซิสเตอร์ M1a และ M1b สามารถคำนวณได้จากคู่มือการผลิตวงจรรวม 0.7 ไมโครเมตรของบริษัท Alcatel โดยจะได้ว่าถ้าพื้นที่ของ M1 เป็น  $900 \mu\text{m}^2$  จะได้  $d(V_t) = 0.5\text{mV}$  ที่ 3 ซิกม่า และถ้าพื้นที่ของทรานซิสเตอร์ที่ใช้สร้างวงจรสะท้อนกระแสในรูปที่ 6.6 เป็น  $1400 \mu\text{m}^2$  จะคำนวณได้  $d(I)/I = 1\%$  ที่ 3 ซิกม่า เมื่อนำค่าต่างๆเหล่านี้แทนลงไปและให้  $V_{dsat} = 0.1$  โวลต์ จะได้แรงดันที่ตกคร่อม  $R_1$  เปลี่ยนแปลงไปเป็นเปอร์เซ็นต์ที่ 3 ซิกม่าดังนี้

$$\begin{aligned} \frac{\left( V_T + \frac{V_{dsat}}{2} \right) \frac{d(I)}{I_a} + d(V_t)}{V_T \ln(8)} \times 100 &= \frac{\left( 0.0259 + \frac{0.1}{2} \right) \times 0.01 + 0.0005}{0.0538} \times 100 \\ &= \frac{1.3\text{mV}}{53.8\text{mV}} \times 100 = 2.4\% \end{aligned} \quad (6-12)$$

หากสมมติให้ความผิดพลาดของการสะท้อนกระแสที่ไหลผ่าน  $R_1$  ไป  $R_2$  และอัตราส่วน  $R_1/R_2$  ประมาณ 1% และความคลาดเคลื่อนของ  $V_{BE}$  เนื่องจากกระบวนการผลิตอีก  $20\text{mV}$  จะประมาณโดยใช้สมการที่ (6-7) ได้ว่าแรงดันอ้างอิง  $V_{bg}$  จะผิดไปได้มากที่สุด

$$\frac{1.01 R_2}{R_1} \times \frac{2.4}{100} \times V_T \ln(8) + 20\text{mV} = 1.01 \times 10 \times 0.024 \times 53.8\text{mV} + 20\text{mV} = 33\text{mV}$$


จากค่าเดิม 1.1735 โวลต์ซึ่งน่าจะเพียงพอสำหรับวิทยานิพนธ์ฉบับนี้ สำหรับวงจรสร้างแรงดันอื่นๆ สามารถสร้างด้วยวงจรรายดั่งรูปที่ 6.7(a) ส่วนแรงดัน 3.28 โวลต์ซึ่งใช้เป็นแรงดันอ้างอิงของวงจรป้อนกลับโหมดรวมในวงจรรองจะใช้ขั้วออปแอมป์แบบ 1 ชั้น (single stage) ต่อเป็นวงจรกันชนอีกที่หนึ่งดังรูปที่ 6.7(b) เพื่อเสถียรภาพในการขับโหลดตัวเก็บประจุขนาดใหญ่จากวงจรรวมป้อนกลับโหมดรวมหลายๆวงจร




รูปที่ 6.7 วงจรขยายแรงดันอ้างอิง

6.5 วงจรสร้างกระแสอ้างอิง

กระแสอ้างอิงจะสร้างจากแรงดันอ้างอิงที่สร้างได้และความต้านทานภายนอกชิพโดยใช้วงจรอย่างง่ายดังรูป 6.8 โดยวงจรจริงๆจะใช้อปแอมป์แบบ 1 ชั้น (single stage) ดังรูป 6.9



รูปที่ 6.8 วงจรสร้างกระแสอ้างอิงอย่างง่าย



รูปที่ 6.9 วงจรสร้างกระแสอ้างอิง

ในการใช้งานจริงจะมีตัวเก็บประจุแบบปรสิติดต่อขนานกับความต้านทานที่ใช้สร้างกระแสอ้างอิงดังรูปที่ 6.8 ซึ่งจะเป็นการเพิ่มขั้ว (pole) ที่ 2 ให้กับอปแอมป์ดังนั้นจึงใช้ Cc เพื่อปรับปรุงเสถียรภาพของวงจร โดยวงจรสร้างกระแสอ้างอิงนี้ถูกออกแบบให้ทนทานตัวเก็บประจุแบบปรสิตตัวดังกล่าวได้ถึง 150pF

เนื่องจากวงจรสร้างกระแสและแรงดันอ้างอิง (ดังรูป 6.6) เป็นวงจรแบบไม่มีการไบอัสที่ขึ้นกับไฟเลี้ยงจึงทำให้วงจรมีเสถียรภาพอีกจุดหนึ่งที่กระแสไบอัสเท่ากับศูนย์ ดังนั้นจึงต้องมีวงจรช่วยให้วงจรเริ่มทำงานดังรูปที่ 6.9 ทางด้านขวา โดยถ้ากระแสไม่ไหลแรงดันที่โหนด g3 จะสูงติดไฟเลี้ยง จึงทำให้แรงดันที่ขาออกของ inverter เป็น high ซึ่งเป็นผลให้ทรานซิสเตอร์ M3s และ M4s



เปิดดีจกระแสจากโหนด g3 และ g4 ลงกราวนตจึ่งทำให้เริ่มมีกระแสไหลไปเลี้ยงวงจรสร้างกระแส อังอิง และเมื่อมีกระแสไหลแล้วแรงดันที่โหนด g3 และ g4 จะตกลงจนมีกระแสไหลผ่าน M3r มากพอ ที่จะทำให้แรงดันที่ขาออกของ inverter เป็น low แล้วทรานซิสเตอร์ M3s และ M4s ก็จะไปปิดไม่มี กระแสไหล

## 6.6 สรุป

ในบทนี้กล่าวถึงการออกแบบวงจรส่วนอื่นๆที่มีใช้ส่วนของวงจรกรองโดยตรงซึ่งได้แก่ วงจรรับสัญญาณขาเข้า วงจรขยายสัญญาณขาออก วงจรสร้างแรงดันอังอิงและวงจรสร้าง กระแสอังอิงสำหรับใช้ในชิพทั้งหมด



ศูนย์วิทยทรัพยากร  
จุฬาลงกรณ์มหาวิทยาลัย