


## บทที่ 5

### การออกแบบวงจรกรอง

ในบทนี้จะกล่าวถึงการออกแบบวงจรกรองด้วยเทคนิคแบบ Gm-C ตั้งแต่การเลือกโครงสร้างทรานส์คอนดักเตอร์ที่เหมาะสม การศึกษาและแก้ปัญหาความไม่เป็นอุดมคติแบบต่างๆ รวมไปถึงโครงสร้างของวงจรช่วยปรับค่าทรานส์คอนดักเตอร์

จากการศึกษาการกระเพื่อมในแถบผ่านที่เกิดจากโพลแบบปรสติดของวงจรกรองผ่านต่ำอันดับ 2 ในหัวข้อที่ 2.5 พบว่าการกระเพื่อมในแถบผ่านจะแปรตามค่า  $Q^2$  โดยประมาณ และสำหรับวงจรกรองผ่านต่ำชนิดเอลลิปติกอันดับ 5 ดังสมการที่ (3-12) ซึ่งประกอบด้วยฟังก์ชันถ่ายโอนอันดับ 2 สองชุดซึ่งมีค่า  $Q$  เท่ากับ 1.2 และ 5.4 ซึ่งมากกว่าวงจร Equalizer และส่วนแก้ไข  $\sin(x)/x$  ซึ่งมีค่า  $Q$  เพียง 0.84 และ 1.83 ตามลำดับ ดังนั้นผลจากโพลและศูนย์ของทรานส์คอนดักเตอร์จึงเกิดจากวงจรกรองผ่านต่ำชนิดเอลลิปติกอันดับ 5 เป็นหลัก



รูปที่ 5.1 ผลของขั้วและศูนย์แบบปรสติดของทรานส์คอนดักเตอร์ต่ออัตราขยายสัญญาณของวงจรกรองชนิดเอลลิปติกอันดับ 5

กราฟจากรูปที่ 5.1 จะเห็นว่าถ้าฟังก์ชันถ่ายโอนของวงจรกรองชนิดเอลลิปติกอันดับ 5 ที่ใช้มีความถี่หักมุมที่ 5 MHz และทรานส์คอนดักเตอร์มีขั้วหรือศูนย์แบบปรสติดที่ 1GHz จะทำให้อัตราขยายสัญญาณของวงจรกรองคลาดเคลื่อนจาก 1 เท่าไปประมาณ  $1 \pm 0.04$  เท่าหรือ  $\pm 0.34 \text{ dB}$  ซึ่งเป็นค่าที่มากเมื่อเทียบกับคุณสมบัติที่ต้องการในตารางที่ 2.1 ดังนั้นโครงสร้างของ

ทรานส์คอนดักเตอร์ที่ใช้จึงไม่ควรซับซ้อนมากนัก ยิ่งไปกว่านั้นมาตรฐานยังต้องการค่า DG/DP ต่ำ โดยจากการจำลองการทำงานพบว่าถ้าต้องการค่า  $DP < 0.5$  ของเราจะต้องใช้วงจรกรองที่มี THD (total harmonic distortion) น้อยกว่า 0.1% หรือมีความเป็นเชิงเส้นถึง 10 บิต

### 5.1 วงจรทรานส์คอนดักเตอร์ (Transconductor, Gm)

จากการจำลองการทำงานด้วยแบบจำลองทรานซิสเตอร์บนกระบวนการผลิต  $0.7\mu\text{m}$  ซีมอสของบริษัท Alcatel วงจรทรานส์คอนดักเตอร์บนกระบวนการผลิตแบบซีมอสซึ่งมีโครงสร้างแบบง่ายดังรูปที่ 2.8 (a), (b), (c), (d) มีผลตอบสนองทางความถี่สูงเพียงพอสำหรับโครงงานนี้ แต่ความเป็นเชิงเส้นยังไม่ได้ตามมาตรฐาน CCIR 601 สำหรับโครงสร้างแบบ (e) และ (f) จะมีผลตอบสนองทางความถี่ไม่เพียงพอเนื่องจากวงจรถักชนสัญญาณขาเข้าของทรานส์คอนดักเตอร์มีลักษณะเป็นวงปิดซึ่งมีผลตอบสนองทางความถี่กว้างเพียง 100MHz – 200MHz เท่านั้น อีกทั้งความเป็นเชิงเส้นก็ยังไม่ได้ตามมาตรฐาน

เมื่อลองใช้ทรานส์คอนดักเตอร์บนกระบวนการผลิตแบบไบซีมอสดังรูปที่ 2.9(a) ซึ่งมีความเป็นเชิงเส้นขึ้นอยู่กับความคงที่ของ  $V_{ds}$  ของมอสทรานซิสเตอร์ในย่าน triode โดยลองใช้มอสทรานซิสเตอร์มาไขว้กันแทนไบโพลาร์ทรานซิสเตอร์ดังรูปที่ 2.9(b) ก็ยังมีความเป็นเชิงเส้นไม่ดีนัก อีกทั้งผลตอบสนองทางความถี่ก็ยังไม่เพียงพออีกด้วย การเพิ่มความเป็นเชิงเส้นโดยใช้ตัวต้านทานมาต่อที่ขาเข้าของของทรานส์คอนดักเตอร์ดังรูปที่ 2.9(c) จะต้องมีโครงสร้างแบบ Translinear gain cell หรือ Translinear multiplier ดังรูปที่ 2.9(d) มาช่วยปรับค่าทรานส์คอนดัก-แตนต์แต่การใช้มอสในย่าน weak inversion ซึ่งมีคุณสมบัติคล้ายไบโพลาร์ทรานซิสเตอร์จะทำให้ผลตอบสนองทางความถี่ของทรานซิสเตอร์ต่ำลง


จากที่กล่าวมาทั้งหมดยังไม่มีโครงสร้างทรานส์คอนดักเตอร์บนกระบวนการผลิตแบบซีมอสที่มีความเป็นเชิงเส้นได้ตามมาตรฐานที่กำหนด ถึงแม้ว่าวงจรทรานส์คอนดักเตอร์บนกระบวนการผลิตแบบซีมอสดังรูปที่ 2.8(g) [14] จะมีผลการจำลองการทำงานที่ผลตอบสนองทางความถี่และความเป็นเชิงเส้นได้ตามข้อกำหนด แต่นำไปใช้จริงได้ยากเพราะว่าความเป็นเชิงเส้นของวงจรจะไวต่อการเปลี่ยนแปลงแรงดันที่ขาเกต (gate) ของ M3a และ M3b เป็นอย่างมากเนื่องจากทรานซิสเตอร์ตัวดังกล่าวจะต้องทำงานในช่วงระหว่างย่าน triode กับย่านอิ่มตัวจึงจะได้ความเป็นเชิงเส้นที่ต้องการ

วิทยานิพนธ์ฉบับนี้ใช้วงจรทรานส์คอนดักเตอร์ดังรูปที่ 5.2 ซึ่งดัดแปลงมาจากรูปที่ 2.8(a) โดยเพิ่มตัวต้านทานเข้าไปเพื่อเพิ่มความเป็นเชิงเส้นของวงจร และเนื่องจากความแปรปรวนในการผลิตทรานซิสเตอร์ ตัวเก็บประจุ ( $\pm 14\%$ ) และตัวต้านทานอื่น ( $\pm 20\%$ ) ทำให้ทรานส์คอนดักเตอร์ต้องสามารถปรับค่าทรานส์คอนดักแตนต์ได้ในวงกว้าง โดยสวิตช์ Mr2, Mr3, Mr4 ใช้ปรับค่า

ทรานส์คอนดักเตอร์แบบหยาบ ในขณะที่  $M_{r1}$  ซึ่งทำงานในย่าน triode ใช้ปรับค่าทรานส์คอนดักเตอร์อย่างละเอียดโดยมีตัวต้านทานค่า  $1.75\text{k}\Omega$  สองตัวต่ออนุกรมอยู่ดังรูปที่ 5.2 และ  $M_{r1}$  ถูกออกแบบให้สามารถปรับค่าความต้านทานได้ระหว่าง  $0.4R$  ถึง  $R$  โดยค่า  $R$  คือ  $1.75\text{k}\Omega$  ดังนั้นจะคำนวณช่วงการปรับค่าทรานส์คอนดักเตอร์อย่างละเอียด คือ

$$fine\_tuning\_range = \frac{1}{2R+0.4R} - \frac{1}{2R+R} = \frac{1}{12R} \tag{5-1}$$

สำหรับช่วงการปรับค่าทรานส์คอนดักเตอร์แบบหยาบใช้สวิตช์ 3 ตัวปรับค่าได้ 8 ระดับ โดยความกว้างของแต่ละระดับ คือ  $1/16R$  ซึ่งจะแคบกว่าช่วงการปรับค่าทรานส์คอนดักเตอร์อย่างละเอียดเล็กน้อย



รูปที่ 5.2 วงจรทรานส์คอนดักเตอร์แบบซีมอสสำหรับวิทยานิพนธ์ฉบับนี้

เนื่องจากความซับซ้อนของวงจรทรานส์คอนดักเตอร์ทำให้ผลตอบสนองทางความถี่ไม่เพียงพอ ดังนั้นตัวเก็บประจุ  $C_g$  จึงถูกเพิ่มเข้าไปเพื่อปรับปรุงผลตอบสนองทางความถี่ดังรูปที่ 5.2(a) โดยตัวเก็บประจุนี้จะทำจากเอ็นมอสเพื่อให้ง่ายต่อการวางผังวงจรรวม (layout) และเพื่อความง่ายในการวิเคราะห์ผลตอบสนองทางความถี่จะสมมติโครงสร้างทรานส์คอนดักเตอร์อย่างง่ายดังรูปที่ 5.2(b) โดยสามารถเขียนแบบจำลองสัญญาณขนาดเล็กได้ดังรูปที่ 5.2(c) ซึ่งมี 1 ขั้วและ 1 ศูนย์ดังสมการที่ (5-2)

$$G_m = G_{m_0} \frac{(1 + sRCd)}{(1 + s \frac{Cd + C_g}{g_{m_1} + 1/R})} \tag{5-2}$$

โดยปกติแล้วขั้วจะอยู่ที่ความถี่สูงกว่าศูนย์ ดังนั้นการเพิ่ม  $C_g$  ก็คือการดึงขั้วลงมาหักล้างกับศูนย์ แต่ผลจากความปรวนแปรของการผลิตวงจรรวมเป็นสาเหตุให้การหักล้างไม่สมบูรณ์จึงทำให้การกระเพื่อมของอัตราขยายในแถบผ่านคลาดเคลื่อนจากค่ากลาง ดังจะกล่าวต่อไปในผลการจำลองการทำงานของวงจรกรอง

ความเป็นเชิงเส้นของทรานส์คอนดักเตอร์ขึ้นกับทรานซิสเตอร์  $M_{r1}$  และ  $M_1$  เป็นสำคัญ มอสทรานซิสเตอร์  $M_1$  ใ้รับสัญญาณขาเข้าซึ่งทำงานในย่านอิมิตัว และถ้าสมมติให้ตัวต้านทานของทรานส์คอนดักเตอร์มีค่าคงที่แล้วการเพิ่มกระแสไบอัส  $M_1$  จะทำให้ความเป็นเชิงเส้นดีขึ้น โดยสามารถแสดงได้ดังนี้

$$\begin{aligned} V_{gs}(M1_{left}) - V_{gs}(M1_{right}) &= \sqrt{\frac{I_o + id}{K}} - \sqrt{\frac{I_o - id}{K}} \\ &\approx \sqrt{\frac{I_o}{K}} \frac{id}{I_o} \times \left(1 + \frac{3}{24} \left(\frac{id}{I_o}\right)^2 + \dots\right) \end{aligned} \quad (5-3)$$

$I_o$  คือกระแสไบอัส  $M_1$  ในขณะที่  $id$  คือกระแสเล็กๆที่เกิดขึ้นตอนทรานส์คอนดักเตอร์มีแรงดันขาเข้าแบบ fully differential,  $K$  คือ ค่าคงที่ของทรานซิสเตอร์ แต่การใช้  $I_o$  มากเกินไปก็ไม่ช่วยให้ความเป็นเชิงเส้นดีขึ้นเนื่องจากยังมีผลความไม่เป็นเชิงเส้นมาจาก  $M_{r1}$  และยิ่งไปกว่านั้น การเพิ่ม  $I_o$  ยังทำให้ผลตอบสนองทางความถี่ลดลงเนื่องจากการเพิ่มกระแสไบอัส  $M_1$  ไป 2 เท่า (ในขณะที่ตัวต้านทานทุกตัวคงที่) จะต้องเพิ่มความกว้างของ  $M_1$  เป็น 2 เท่าด้วยเพื่อให้  $V_{dsat}$  ยังคงเท่าเดิม จึงเป็นผลให้  $C_d$ ,  $C_g$  และ  $g_{m1}$  ในสมการที่ (5-2) เพิ่มขึ้น 2 เท่าตามไปด้วย ดังนั้น ศูนย์ (zero) ในสมการที่ (5-2) จะต่ำลง 2 เท่าจากการเพิ่มของ  $C_d$  แต่ขั้ว (pole) ยังคงอยู่ที่เดิม ( $C_g$  และ  $g_{m1}$  เปลี่ยนไปทางเดียวกัน) ดังนั้นความคลาดเคลื่อนของเฟสของตัวทรานส์คอนดักเตอร์ (phase error) จึงเพิ่มขึ้น

ผลของความไม่เป็นเชิงเส้นอีกตัวหนึ่งมาจากทรานซิสเตอร์  $M_{r1}$  ซึ่งทำงานในย่าน Triode มีคุณสมบัติดังสมการ

$$I_d = K[2V_{ds} \times (V_g - V_s - V_t) - V_{ds}^2] \quad (5-4)$$


สำหรับสัญญาณขาเข้าทรานส์คอนดักเตอร์แบบ fully-differential จะสามารถประมาณได้ว่า

$$V_d = -V_s = V_p / 2 \quad (5-5)$$

เมื่อแทนค่า  $V_d$  และ  $V_s$  ในรูปของ  $V_p$  กลับไปในสมการที่(5-4) จะได้

$$I_d = 2KV_p(V_g - V_t) \quad (5-6)$$


จากผลที่ได้นี้พบว่า  $I_d$  แปรผันตรงตาม  $V_p$  จึงอาจประมาณได้ว่า  $M_{r1}$  ก็คือตัวต้านทานแบบเชิงเส้นตัวหนึ่งที่ปรับค่าความต้านทานได้จาก  $V_g$  แต่ในทางปฏิบัติต้องใช้ความยาว ( $L$ ) ของ  $M_{r1}$  ถึง  $8\mu\text{m}$  เพื่อหลีกเลี่ยงปรากฏการณ์ short channel ของตัวทรานซิสเตอร์ นอกจากนั้นการประมาณแบบสมการที่ (5-5) จะใช้ได้เมื่อ  $V_g - V_t$  มีค่ามากๆ (เทียบกับ  $V_p$ ) ดังนั้นการไบอัส  $V_g$  จึงมีผลถึงความเป็นเชิงเส้นของทรานส์คอนดักเตอร์ดังรูปที่ 5.3



รูปที่ 5.3 ค่าทรานส์คอนดักเตอร์เมื่อกวาดสัญญาณขาเข้าขนาดต่างๆ

จากรูปที่ 5.3 พบว่าช่วงค่า  $V_g$  ตั้งแต่ 3.6 โวลต์ถึง 4.6 โวลต์ยังมีผลต่อความเป็นเชิงเส้นของทรานส์คอนดักเตอร์ไม่มากนัก แต่ถ้า  $V_g$  ต่ำกว่า 3.6 โวลต์ความเป็นเชิงเส้นจะลดลงตาม  $V_g$  อย่างรวดเร็ว ดังนั้น การปรับค่าทรานส์คอนดักเตอร์ด้วย  $V_g$  จะต้องเลือกช่วงการปรับให้เหมาะสมด้วย

การลดสัญญาณรบกวนก็เป็นการเพิ่มความเป็นเชิงเส้นอีกวิธีหนึ่ง เพราะว่าสัญญาณรบกวนที่น้อยลงก็สามารถใช้ขนาดสัญญาณที่น้อยลงตามไปด้วย สัญญาณรบกวนของตัวทรานส์คอนดักเตอร์เกิดจากตัวต้านทานที่ใช้ ทรานซิสเตอร์  $M_1$ ,  $M_3$  และที่มีผลมากที่สุดคือ  $M_9$  โดยสัญญาณรบกวนจากมอสทรานซิสเตอร์สามารถแสดงได้ดังสมการที่ (5-7) โดยพจน์แรกคือสัญญาณรบกวนเชิงอุณหภูมิ (Thermal noise) และพจน์ที่สองคือสัญญาณรบกวนจากการกระพริบ (Flicker noise)



$$I_{noise}^2(f) = 4kT \frac{2}{3} g_m + \frac{g_m^2 K}{WLC_{ox} f} \quad (5-7)$$

การใช้ความยาวทรานซิสเตอร์ M9 ถึง  $5 \mu\text{m}$  ดังรูปที่ 5.2 เป็นการเป็นการช่วยลดสัญญาณรบกวนทั้ง 2 ชนิด เนื่องจากพื้นที่ของทรานซิสเตอร์เพิ่มขึ้นและค่า  $g_m$  ลดลง แต่การเพิ่มความยาวทรานซิสเตอร์ดังกล่าว(เมื่อกระแสไบอัสคงที่) เป็นการเพิ่ม  $V_{dsat}$  ของทรานซิสเตอร์ M9 ด้วย จึงเป็นการเอาช่วงกว้างของแหล่งจ่ายไฟเลี้ยงไปลดสัญญาณรบกวนลง

เมื่อได้วงจรทรานส์คอนดักเตอร์สำเร็จดังรูปที่ 5.2 ซึ่งมีค่าทรานส์คอนดักต์แทนซ์ประมาณ  $166 \mu\text{AV}$  แล้วก็ทำการย้ายความถี่หักมุมของวงจรรองต้นแบบจากบพที่ 4 จาก  $1 \text{ rad/s}$  ไป  $2\pi \cdot 5.5 \text{M rad/s}$  โดยใช้ความสัมพันธ์ที่ว่า ความถี่หักมุม ( $f_c$ ) จะแปรตามค่าทรานส์คอนดักต์แทนซ์ของตัวทรานส์คอนดักเตอร์ ( $G_m$ ) และแปรผกผันกับค่าตัวเก็บประจุ ( $C$ ) ที่ใช้

$$f_c \propto \frac{G_m}{C} \quad (5-8)$$

และจากความสัมพันธ์นี้สามารถสรุปเป็นสูตรได้ว่า


$$\frac{f_{c1}}{f_{c2}} = \frac{G_{m1}}{G_{m2}} \frac{C_2}{C_1} \quad (5-9)$$

โดย  $f_{c1} = 1 \text{ rad/s}$ ,  $f_{c2} = 2\pi \cdot 5.5 \text{M rad/s}$ ,  $G_{m1} = 0.5 \text{AV}$ ,  $G_{m2} = 166 \mu\text{AV}$  จะได้


$$C_2 = \frac{f_{c1}}{f_{c2}} \frac{G_{m2}}{G_{m1}} C_1 = (9.6 \times 10^{-12}) C_1 \quad (5-10)$$

ซึ่งก็นำค่าตัวเก็บประจุที่คำนวณได้ทั้งหมดในบพที่ 4 คูณกับ  $9.6 \times 10^{-12}$  แต่ในทางปฏิบัติจะมีตัวเก็บประจุชนิดปรสิต (parasitic capacitor) ต่อยู่ทั้งขาเข้าและขาออกของทรานส์คอนดักเตอร์ โดยที่ขาออก (ข้างเดียว) มีค่าประมาณ  $240 \text{fF}$  และที่ขาเข้า (ข้างเดียว) มีค่าประมาณ  $400 \text{fF}$  ฉะนั้นค่าตัวเก็บประจุในวงจรรองที่คำนวณได้จะต้องนำค่าตัวเก็บประจุชนิดปรสิตที่โนดต่างๆ มาหักออกด้วย แต่สำหรับตัวเก็บประจุ  $C_3$  ของวงจร Equalizer ดังรูปที่ 4.12(b) มีค่า  $0.755 \times 9.6 \times 10^{-12} = 7.25 \text{pF}$  แต่ที่โนดดังกล่าวมีตัวเก็บประจุแบบปรสิตอยู่มากเนื่องจากต่อกับขาเข้าของทรานส์คอนดักเตอร์ถึง 7 ตัวและขาออกของทรานส์คอนดักเตอร์อีก 3 ตัวซึ่งมีตัวเก็บประจุชนิดปรสิตรวมประมาณ  $3.5 \text{pF}$  และจริงๆแล้วการประมาณตัวเก็บประจุที่ขาเข้าของทรานส์คอนดักเตอร์ทำได้ยากเนื่องจากยังมีทั้ง  $C_g$  ที่ใส่เข้าไปเพื่อเพิ่มผลตอบสนองทางความถี่ของวงจร และ  $C_{gs}$  ของทรานซิสเตอร์ M1(ในรูปที่ 5.2) ดังนั้นวงจร Equalizer ซึ่งมีตัวเก็บประจุแบบปรสิตมากเกินไปจึงเป็นผลให้การประวิงกลุ่ม (Group delay) ของวงจรรองมีความคลาดเคลื่อนมาก

การหาค่าตัวเก็บประจุใหม่ที่เหมาะสมอาจใช้โปรแกรม Hspice ช่วยคำนวณหาได้โดยทำ Curve fit optimization ซึ่งก็คือการกวาดหาค่า  $C_1, C_2, C_3$  ของ Equalizer จนได้การกระเพื่อมของการประวิงกลุ่มรอบค่าคงที่ค่าใดค่าหนึ่งน้อยที่สุด ถึงแม้ว่าการใช้ค่าตัวเก็บประจุค่าใหม่ทำให้การประวิงกลุ่มแย่งไปจากอุดมคติดังรูปที่ 5.4 แต่ก็ยังผ่านข้อกำหนดในระดับ Desktop ดังตารางที่ 2.1




รูปที่ 5.4 เปรียบเทียบการประวิงกลุ่มระหว่างวงจรถอดมคติดกับวงจรจริงที่เลือกค่าตัวเก็บประจุใหม่



รูปที่ 5.5 โครงสร้างของวงจรกรองทั้งหมด


เนื่องจากโครงสร้างทั้งหมดของวงจรกรองเป็นแบบ fully-differential จึงต้องใช้วงจรป้อนกลับแรงดันโหมดร่วมที่ทุกโหนดของวงจรกรอง วงจรป้อนกลับแรงดันโหมดร่วมมีโครงสร้างดังรูปที่ 5.6 โดยค่าต่างๆในรูปนี้ใช้สำหรับทรานส์คอนดักเตอร์ดังรูปที่ 5.2 เพียงหนึ่งตัว



รูปที่ 5.6 วงจรป้อนกลับแรงดันโหมดร่วมสำหรับทรานส์คอนดักเตอร์


## 5.2 วงจรช่วยปรับค่าทรานส์คอนดักแตนซ์

วงจรทรานส์ดักเตอร์ดังรูปที่ 5.2 สามารถปรับค่าทรานส์คอนดักแตนซ์ได้โดยสวิตช์ Mr2, Mr3, Mr4 ใช้ปรับค่าทรานส์คอนดักแตนซ์แบบหยาบ และใช้ Mr1 ซึ่งทำงานในย่าน triode ใช้ปรับค่าทรานส์คอนดักแตนซ์อย่างละเอียด เพื่อความง่ายในการปรับค่าดังกล่าว แรงดันเกตของทรานซิสเตอร์ทั้ง 4 ตัว ( $V_{t1}$ ,  $V_{t2}$ ,  $V_{t3}$  and  $V_{t4}$ ) จะถูกสร้างขึ้นมาได้จากการปรับที่  $V_{cal}$  เพียงทีเดียวโดยใช้วงจрдังรูปที่ 5.7




รูปที่ 5.7 วงจรช่วยปรับค่าทรานส์คอนดักแตนซ์

$V_{cal}$  จะถูกแบ่งออกเป็น 8 ส่วนเท่าๆกันจาก 0.5 โวลต์ถึง 4.5 โวลต์โดยตัวแปลงแอนะล็อกเป็นดิจิทัลขนาด 3 บิต (3-bit ADC) แล้วนำไปควบคุมแรงดัน  $V_{t2}$ ,  $V_{t3}$  และ  $V_{t4}$  ต่อไป สำหรับ  $V_{t1}$  จะใช้ค่าที่เหลือจากการลบกันของ  $V_{cal}$  กับค่า  $V_{cal}$  ที่ถูกควอนไทซ์ (quantized) เป็นขั้นๆ จากตัวแปลงดิจิทัลเป็นแอนะล็อก (3-bit DAC) ซึ่งค่าที่ลบได้จะมีค่าอยู่ระหว่าง 0 ถึง 0.5 โวลต์ แล้วนำมาคูณ 3 เป็น  $V_{t1}$  ต่อไป




รูปที่ 5.8 ความสัมพันธ์ระหว่าง  $V_{t1}$ ,  $V_{t2}$ ,  $V_{t3}$ ,  $V_{t4}$  กับ  $V_{cal}$






รูปที่ 5.9 โครงสร้างของตัวแปลงแอนะล็อกเป็นดิจิทัลและตัวแปลงดิจิทัลเป็นแอนะล็อก

ในกรณีที่  $V_{cal}$  มีสัญญาณรบกวนขนาดเล็กอาจเป็นสาเหตุให้ขาออกของตัวเปรียบเทียบแรงดัน (comparator) ดังรูปที่ 5.9 เกิดการเปลี่ยนแปลงกลับไปกลับมาตามสัญญาณรบกวน ดังนั้นตัวเปรียบเทียบแรงดันจึงควรมีคุณสมบัติฮิสเทอรีซิส (hysteresis) ซึ่งสามารถสร้างได้ดังรูปที่ 5.10 ทρανซิสเตอร์  $M_{rn}$  ในตัวเปรียบเทียบแรงดันทำหน้าที่เป็นสวิตช์โดยจะเปิดตอนแรงดันขาออกของตัวเปรียบเทียบแรงดันเป็น high ซึ่งเป็นผลให้ขาเข้าของตัวเปรียบเทียบแรงดันไม่สมดุลและเมื่อแรงดันขาออกของตัวเปรียบเทียบแรงดันเป็น low สวิตช์ทρανซิสเตอร์  $M_{rn}$  จะปิดทำให้ขาเข้าของตัวเปรียบเทียบแรงดันกลับมาสมดุลอีกครั้ง



รูปที่ 5.10 ตัวเปรียบเทียบแรงดันที่มีคุณสมบัติฮิสเทอรีซิส (hysteresis)

สำหรับออปแอมป์ที่รับ  $V_{cal}$  ดังรูปที่ 5.7 ซึ่งมีช่วงกว้างจาก 0.5 ถึง 4.5 โวลต์จะต้องใช้ออปแอมป์ที่มีส่วนขาเข้าแบบ rail-to-rail โดยมีโครงสร้างดังรูปที่ 5.11



รูปที่ 5.11 วงจรออปแอมป์แบบ rail-to-rail [19]

### 5.3 สรุป

วงจรรองในวิทยานิพนธ์นี้ใช้โครงสร้างแบบทรานส์คอนดักเตอร์-ตัวเก็บประจุ (Gm-C) โดยใช้ทรานส์คอนดักเตอร์แบบใหม่ซึ่งใช้ตัวต้านทานช่วยเพิ่มความเป็นเชิงเส้นของวงจรให้ดีกว่า วงจรทรานส์คอนดักเตอร์บนกระบวนการผลิตแบบซีมอสทั่วไป และใช้สวิตช์ช่วยเพิ่มช่วงการปรับค่าทรานส์คอนดักเตอร์ให้กว้างมากขึ้น เนื่องจากความซับซ้อนของวงจรทรานส์คอนดักเตอร์มากขึ้นจึงเป็นผลให้ผลตอบสนองทางความถี่ไม่เพียงพอ ดังนั้นเทคนิคปรับปรุงผลตอบสนองทางความถี่ด้วยการหักล้างของขั้วและศูนย์ชนิดประสิทธิของตัวทรานส์คอนดักเตอร์จึงถูกนำมาใช้ นอกจากนี้ยังนำเสนองจรช่วยปรับค่าทรานส์คอนดักเตอร์เพื่อช่วยปรับค่าทรานส์คอนดักเตอร์ของทรานส์คอนดักเตอร์ซึ่งประกอบด้วยสวิตช์หลายๆตัว ได้ง่ายขึ้น

ศูนย์วิทยุทรัพยากร  
จุฬาลงกรณ์มหาวิทยาลัย