



แบบต่าง ๆ ของวงจรที่ใช้ในการวิจัย

การที่จะออกแบบวงจรของการทำงานแต่ละส่วนในวงจรเครื่องคำนวณอิเล็กทรอนิกส์ขนาดเล็ก ชั้นแรกควรจะได้ศึกษาเรื่องราวและหลักเกณฑ์ของสิ่งต่อไปนี้คือ

1. ระบบเลขฐานสองหรือไบนารี (Binary Number System) ตลอดจนการเปลี่ยนเลขทศนิยมเป็นเลขฐานสองและโคคของเลขฐานสองต่าง ๆ เช่น ระบบโคค BCD (Binary Coded Decimal), โคคเลขตั้งแต่สาม (Excess Three Code) และโคคอื่นเป็นต้น เพราะในการหาหลักการออกแบบเครื่องคำนวณอิเล็กทรอนิกส์ เราอาจจะใช้โคคใด ๆ หรืออาจจะเป็นโคคที่เราตั้งขึ้นมาเอง (Random Code) ก็ได้
2. หลักเกณฑ์ต่าง ๆ ของพีชคณิตบูลีน (Boolean Algebra) ซึ่งต้องใช้วิชาตรรกวิทยา (Logic) เขามาช่วย ตลอดจนการสร้างฟังก์ชันบูลีนจากตารางจริง (Truth Table) และการทำฟังก์ชันให้เป็นรูปที่ง่าย (Simplification) โดยใช้หลักการของการเขียนตาราง (Map) ต่าง ๆ ซึ่งจากฟังก์ชันบูลีนเราสามารถเขียนวงจรลอจิกได้ตามที่ต้องการ
3. ศึกษาการทำงานและโครงสร้างของไอซีและเกตต่าง ๆ เช่น เกต AND, OR, NAND, NOR และ NOT เป็นต้น

สองหัวข้อแรกจะไม่กล่าวถึง เพราะจะหาอ่านได้จากตำราคอมพิวเตอร์โลจิก (Computer Logic) ทั่ว ๆ ไป แต่จะอ้างถึงบางครั้งเมื่อนำไปใช้ในตอนต่อไป จะกล่าวถึงรายละเอียดของวงจรต่าง ๆ ในหัวข้อที่ 3 ดังต่อไปนี้

2.1 วงจรเกต (Gating Circuits)

วงจรถูก หมายถึงวงจรมีอินพุตหลายอัน แต่มีเอาพุตเพียงอันเดียว เอาพุตที่ได้ออกมาก็เฉพาะเมื่อมีอินพุตใดอินพุตหนึ่งป้อนเข้าไปเท่านั้น เกตทั่ว ๆ ไปแบ่งเป็น 2 ประเภท คือ

ทรานสมิสชันเกต (Transmission Gates) และ
สวิตชิงหรือโลจิกเกต (Switching or Logic Gates)

ทรานสมิสชันเกต จะส่งสัญญาณอินพุตไปยังเอาพุตโดยไม่มีการเปลี่ยนแปลง จะเกิดการเปลี่ยนแปลงก็ต่อเมื่อมีสัญญาณควบคุม (Control Signals) ถูกป้อนเข้าไปในช่วงระยะเวลาใดเวลาหนึ่งเท่านั้น

สวิตชิงหรือโลจิกเกต จะมีเอาพุตเป็นพัลส์หรือระดับ ดี.ซี. (D.C. Levels) ซึ่งไม่จำเป็นต้องเหมือนกับอินพุตก็ได้ เกตแบบนี้เป็นเช่นเดียวกับแบบที่แล้ว คือเวลาที่ปรากฏของสัญญาณเอาพุตจะถูกกำหนดหรือควบคุมโดยสัญญาณอินพุตหลายอัน

เกตที่ใช้ในการออกแบบวงจร เครื่องคำนวณอิเล็กทรอนิกส์ขนาดเล็กนี้เป็นแบบโลจิกเกต ซึ่งจะทำงานโดยอาศัยสัญญาณ 2 ระดับคือ "TRUE" กับ "FALSE" หรือ "ON" กับ "OFF" และแทนด้วยเลขไบนารี (เลขฐานสอง) คือ 1 กับ 0 โดยกำหนดให้

ระดับที่เป็นบวกที่สุดของสัญญาณกำหนดให้เป็น 1 หรือ "TRUE"

ระดับที่เป็นลบที่สุดของสัญญาณกำหนดให้เป็น 0 หรือ "FALSE"

โลจิกเกตมีหลายประเภท คือแบ่งตามชนิดของอุปกรณ์อิเล็กทรอนิกส์ที่นำมาใช้สร้างเป็นเกต ได้แก่

ไดโอดโลจิกเกต (Diode Logic Gates)

ทรานซิสเตอร์-ทรานซิสเตอร์โลจิกเกต (Transistor-Transistor Logic Gate หรือ TTL)

ไดโอด-ทรานซิสเตอร์โลจิกเกต (Diode - Transistor Logic Gates หรือ DTL)

รีซิสเตอร์-ทรานซิสเตอร์โลจิกเกต (Resistor - Transistor Logic Gates หรือ RTL)

ทรานซิสเตอร์-อินเวอร์เตอร์ (Transistor-Inverter) หรือ NOT เกต

เกตต่าง ๆ เหล่านี้สามารถสร้างให้เป็นแบบของโลจิก AND, OR, NAND และ NOR ได้ ซึ่งชื่อเหล่านี้เป็นชื่อตามลักษณะการทำงานของมัน

ก่อนที่จะถึงแบบของวงจรต่าง ๆ ขอกล่าวถึงโคคของการเปลี่ยนเลขทศนิยม (Decimal Code) เป็นเลขฐานสองซึ่งนำไปใช้ในวงจรเหล่านั้น

2.2 โคคของเลขทศนิยม (Decimal Code)¹

การเปลี่ยนเลขทศนิยมเป็นเลขฐานสอง ต้องการบิตอย่างน้อย 4 บิต โดยจัดเป็นโคคต่าง ๆ กัน 10 คอมบิเนชัน (Combinations) จากเลข 0 ถึง เลข 9 และอาจจัดเป็นโคคต่าง ๆ ดังเช่นแบบของโคคในตารางที่ 1

โคคบีซีดี (Binary Coded Decimal) เป็นโคคที่นิยมใช้กันมาก เป็นโคคของการเปลี่ยนเลขฐานสองตามตำแหน่งโดยตรง


¹ Mano, M. Moris; 1972. Computer Logic Design. (New Jersey: Prentice-Hall), p. 16-18.

จะไม่เหมือนกัน ตัวอย่างเช่น

เลขทศนิยม 395 เมื่อเปลี่ยนเป็นเลขฐานสอง คือค่า 110001011 ซึ่งประกอบด้วยเลขฐานสอง 9 ตัว แต่ตัวเลขจำนวนเดียวกันนี้ถ้าเขียนตามโคคบิซซี ซึ่งเลขทศนิยมแต่ละตัวต้องใช้ 4 บิต รวมเป็น 12 บิตเรียงกันคือ 001110010101, 4 บิตแรกแทนเลข 3, 4 บิตต่อมาแทนเลข 9 และ 4 บิตหลังแทนเลข 5 เป็นการนำโคคของเลขทศนิยมแต่ละตัวมาต่อเรียงกันตามตำแหน่งเท่านั้น

2.3 ไบสเตเบิลมัลติไวเบรเตอร์ หรือวงจร ฟลิป-ฟล็อป²
(Bistable Multivibrator or Flip-Flop Circuit)

วงจรไบสเตเบิลมัลติไวเบรเตอร์หรือเรียกชื่อทั่ว ๆ ไปว่าวงจร "ฟลิป-ฟล็อป" เป็นวงจรมัลติไวเบรเตอร์ที่สำคัญที่สุด แบบง่าย ๆ ของการทำงานของวงจร มีแสดงในรูป



ในรูปใช้อินเวอร์เตอร์ (Inverters) 2 ตัวต่อกันเป็นแบบอนุกรม มีเอาพุทอยู่ 2 ทางคือ เอาพุท 1 และเอาพุท 0

รูปที่ 1 วงจรฟลิป-ฟล็อปใช้อินเวอร์เตอร์แสดงการทำงาน

ถ้าเอาพุท A เป็นโลจิก - 1 อินเวอร์เตอร์ I₂ จะทำให้ A-bar เป็นโลจิก - 0 และอินเวอร์เตอร์ I₁ ทำให้อินพุทจาก A-bar เป็นเอาพุทที่ A เป็นโลจิก - 1 ดังนั้นภาวะที่เกิดขึ้นจึงเป็น

- A มีเอาพุท เป็นโลจิก - 1
- A-bar มีเอาพุท เป็นโลจิก - 0

2. Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York: John Wiley and Sons), p. 271.

ภาวะเช่นนี้เรียกว่า ภาวะ "เซ็ท" (Set State) ถ้ามีแฟลคเตอร์ภายนอก มาทำให้ A เปลี่ยนสถานะเป็นลอจิก -0 เมื่อผ่านอินเวอร์เตอร์ I_2 A จะถูกเปลี่ยนเป็นลอจิก -1 และอินเวอร์เตอร์ I_1 จะทำให้อินพุท \bar{A} ซึ่งมีลอจิก -1 เปลี่ยนเป็นลอจิก -0 ดังนั้นวงจรจะอยู่ในภาวะคือ

A มีเอาพุท เป็นลอจิก -0


\bar{A} มีเอาพุท เป็นลอจิก -1

ภาวะเช่นนี้เรียกว่า ภาวะ "รีเซ็ท" (Reset State)

สรุปแล้ว วงจรจะมีการทำงานอยู่ 2 ภาวะคือ

1. ภาวะ "เซ็ท" คือเอาพุท 1 มีลอจิกเป็น 1 และเอาพุท 0 มีลอจิกเป็น 0

2. ภาวะ "รีเซ็ท" คือเอาพุท 1 มีลอจิกเป็น 0 และเอาพุท 0 มีลอจิกเป็น 1



รูปที่ 2 แสดงการเซ็ทและรีเซ็ทของวงจรฟลิป-ฟล็อพและการวางจริง


ตามรูปที่ 2 ท่อ NOR เกต เป็นแบบอนุกรมกับอินพุท R (รีเซ็ท) และ S (เซ็ท) เนื่องจาก NOR เกตจะทำให้เอาพุทเป็นลอจิก -0 เมื่อมีอินพุทอันใดอันหนึ่งเป็นลอจิก -1 เมื่อปลาย S มีอินพุทเป็นลอจิก -1 จะทำให้อินพุทของ N_2 เป็นลอจิก -0 สมมติว่าขณะนี้ไม่มีอินพุทต่อทางปลาย R ดังนั้นอินพุทของ N_1 จะเป็นลอจิก -0 ทั้งคู่ ซึ่งจะทำให้ได้เอาพุทของ N_1 เป็นลอจิก -1 ดังนั้น ผลของการเซ็ทจะทำให้วงจรอยู่ในภาวะ

"เซ็ท" (คือ เข้าพุท 1 มีไลบิค -1 และ เข้าพุท 0 มีไลบิค -0)

แต่ถ้าทางอินพุท R มีไลบิค -1 จะทำให้เข้าพุท 1 เป็นไลบิค -0 และเข้าพุท 0 เป็นไลบิค -1 . ซึ่งเป็นภาวะ "รีเซ็ท" ของวงจร

ฟลิป-ฟลอป RS (RS Flip-Flop)

วงจร ฟลิป-ฟลอป เบื้องต้น คือ RS หรือ รีเซ็ท-เซ็ท ฟลิป-ฟลอป



| | |
|---|-----|
| S | 1 |
| | F/F |
| R | 0 |

(ก)

(ข)


รูปที่ 3 ฟลิป-ฟลอป RS (ก) วงจรฟลิป-ฟลอป RS (ข) บล็อกไดอะแกรม

ในรูป (ก) เมื่อบ้อนสัญญาณอินพุทพัลส์ ซึ่งมีไลบิค -1 เข้าที่ปลายอินพุท S จะทำให้วงจรอยู่ในภาวะ "เซ็ท" คือ เข้าพุท -1 เป็นไลบิค -1 และ เข้าพุท 0 เป็นไลบิค -0 แต่ถ่าบ้อนสัญญาณอินพุทพัลส์ ไลบิค -1 เข้าทางปลายอินพุท R จะโคร์ฟให้ทรานซิสเตอร์ T₂ คอนคัก (Conduct หรือ ON) และทำให้ทรานซิสเตอร์ T₁ คักคอฟ (Cutoff หรือ OFF) ทำให่วงจรอยู่ในภาวะ "รีเซ็ท" คือ เข้าพุท 1 มีไลบิค -0 และ เข้าพุท 0 มีไลบิค -1

ภาวะแรกคือ ภาวะเซ็ท เป็นภาวะที่ทรานซิสเตอร์ T_1 คอนคัทท์ และทรานซิสเตอร์ T_2 คัทออฟ เรียกว่า "ฟลิปสเทท" (Flip State)

ภาวะที่สองคือ ภาวะรีเซ็ท เป็นภาวะที่ทรานซิสเตอร์ T_2 คอนคัทท์ และทรานซิสเตอร์ T_1 คัทออฟ เรียกว่า "ฟลอปสเทท" (Flop State)
ฟลิป-ฟลอป RST (RST Flip-Flop)

วงจรมัลติไวเบรเตอร์ที่รวมการทำงานของการเซ็ท (Set) รีเซ็ท (Reset) และทอกเกิล (Toggle) อยู่ด้วยกัน เรียกว่า ฟลิป-ฟลอป RST



รูปที่ 4 บล็อกไดอะแกรมของ ฟลิป-ฟลอป RST

ในรูปที่ 4 อินพุท R ทำให้ฟลิป-ฟลอปอยู่ในภาวะรีเซ็ท และอินพุท S ทำให้ฟลิป-ฟลอปอยู่ในภาวะเซ็ท และอินพุท T ทำให้ฟลิป-ฟลอป อยู่ในภาวะ ทอกเกิล คือมีเอาพุทเปลี่ยนไปเป็นตรงข้ามจากเดิม (Complement or Toggle)

เมื่อป้อนพัลส์อินพุทโลจิก -1 เข้าทางปลายอินพุท R วงจรจะอยู่ในภาวะรีเซ็ท ตลอดเวลาที่สัญญาณอินพุทโลจิก -1 ยังคงอยู่ที่ปลาย R เรียกว่า วงจรล็อก (Locked) อยู่ในภาวะรีเซ็ท และถึงแม้จะมีสัญญาณทอกเกิลป้อนที่อินพุท T อยู่ด้วยก็ตาม วงจรก็ยังคงอยู่ในภาวะรีเซ็ทเหมือนเดิม ทำนองเดียวกัน ถ้ามีสัญญาณอินพุทโลจิก -1 เข้าทางปลาย S ทางเดียวกันเท่านั้น วงจรก็จะล็อกอยู่ในภาวะเซ็ท


แต่ถ้าปลาย R และ S ใ้รับสัญญาณอินพุทโลจิก -0 ทั้งคู่ สัญญาณอินพุท T จึงจะทำงานได้ คือ อินพุท ทอกเกิล ทางปลาย T จะเปลี่ยนโลจิกของเอาพุทของฟลิป-ฟลอปเป็นค่าตรงข้าม

ฟลิป-ฟล็อพ JK แบบโลยิก TTL (หรือ DTL)

(Transistor-Transistor Logic Type Flip-Flop)


ฟลิป-ฟล็อพแบบนี้เป็น ฟลิป-ฟล็อพ ICs ที่นิยมใช้กันมาก และสามารถทำงานได้ 2 แบบ คือ

1. แบบอซิงโครนัส (Asynchronous Operation) คือฟลิป-ฟล็อพ สามารถจะเปลี่ยนภาวะเมื่อเปลี่ยนโลยิกของสัญญาณ อินพุต
2. แบบซิงโครนัส (Synchronous Operation) คือ ฟลิป-ฟล็อพ จะเปลี่ยนภาวะเมื่อเกิดการซิงโครไนซ์ (Synchronize) หรือ เมื่อมีพัลส์ทริกเกอร์ (Trigger Pulse) เท่านั้น



รูปที่ 5 บล็อกไดอะแกรมของฟลิป-ฟล็อพ JK

ตามรูปที่ 5 อินพุตทุกทางจะไม่ใช้พร้อม ๆ กัน รูปที่ 6 แสดงการทำงานแบบอซิงโครนัส (Asynchronous Operation)



รูปที่ 6 การทำงานแบบอซิงโครนัสของฟลิป-ฟล็อพ JK

เมื่ออินพุต s_d มีค่า โวลเตจต่ำ (L_0 คือมีโลยิก - 0) จะทำให้เอาพุต Q มีโวลเตจสูง (H_1 คือมีโลยิก - 1) และ \bar{Q} มีโวลเตจต่ำ (L_0) ทำให้วงจรอยู่ในภาวะเซ็ท แต่เมื่ออินพุต c_d มีโวลเตจต่ำ (L_0) จะทำให้ เอาพุต \bar{Q} มีโวลเตจสูง (H_1) และ Q มีโวลเตจต่ำ (L_0) ทำให้วงจรอยู่ในภาวะรีเซ็ท หรือเคลียร์

ถ้าอินพุต s_d และ c_d มีโวลเตจสูง (H_1) ทั้งคู่ วงจรจะไม่เปลี่ยนภาวะ ถ้าอินพุตที่เข้าปลายทั้งสองมีโวลเตจต่ำทั้งคู่ ชั่วขณะหนึ่ง แล้วโวลเตจขึ้นสูง เป็นสภาพที่วงจรอยู่ในลักษณะ "ฟรี" (Free) ซึ่งเป็นภาวะที่ไม่ต้องการ เพราะเอาพุต Q และ \bar{Q} มีโวลเตจสูงทั้งคู่

รูปที่ 7 แสดงการทำงานแบบซิงโครนัส (Synchronous Operation)

ของวงจร

| | | J | K | Q | \bar{Q} | ภาวะ |
|----------------------------|---|---|---|-----------------------------|-----------|----------------|
| ตัวเลขอินพุต | J | L | L | - | - | ไม่เปลี่ยนภาวะ |
| พัลซ์ทริกเกอร์ | T | H | L | L | H | ภาวะเคลียร์ |
| คอมพลีเมนต์ของตัวเลขอินพุต | K | L | H | H | L | ภาวะเซ็ท |
| | | H | H | ตอกเกิด (เอาพุตเปลี่ยนภาวะ) | | |



รูปที่ 7 การทำงานแบบซิงโครนัสของฟลิป-ฟล็อพ JK

ตามรูปตัวเลขอินพุต เข้าทางปลาย J และ K ของฟลิป-ฟล็อพ ถ้าอินพุตทาง J มีโวลเตจต่ำ (L_0) ทาง K มีโวลเตจสูง (H_1) เอาพุตจะทำให้ฟลิป-ฟล็อพ มีภาวะเคลียร์ หรือรีเซ็ท เมื่อมีพัลซ์ทริกเกอร์ เกิดขึ้น แต่ถาอินพุตของ J มี โวลเตจสูง และ K มีโวลเตจต่ำ เอาพุตจะทำให้ฟลิป-ฟล็อพ อยู่ในภาวะเซ็ท ขณะเมื่อมีพัลซ์ทริกเกอร์ เช่นเดียวกัน

ถ้าอินพุต J และ K มีโวลเตจค่าทั้งคู่ พัลส์ของทริกเกอร์จะไม่มีผลในการเปลี่ยนภาวะของฟลิป-ฟล็อพ แต่ถ้าอินพุต J และ K มีโวลเตจสูงทั้งคู่ พัลส์ของทริกเกอร์จะมีผลในการเปลี่ยนภาวะ (ทอกเกิล) ของฟลิป-ฟล็อพทุก ๆ ครั้งที่มีพัลส์ของทริกเกอร์เกิดขึ้น

ฟลิป-ฟล็อพ มาสเตอร์-สเลฟ (Master-Slave Flip-Flop)³

วงจร ICs ฟลิป-ฟล็อพ ที่นิยมใช้กันมากคือ มาสเตอร์-สเลฟ (M/S) ซึ่งต่อกันเป็นทั้ง ฟลิป-ฟล็อพ RS หรือ JK วงจร M/S ประกอบด้วยฟลิป-ฟล็อพ 2 อย่างต่างชนิดกัน อันหนึ่งรับตัวเลขอินพุตให้ชื่อเป็น ฟลิป-ฟล็อพ มาสเตอร์ และอีกอันหนึ่งซึ่งเป็นตัวทำงานออกจาก ฟลิป-ฟล็อพ มาสเตอร์ ให้ชื่อเป็น ฟลิป-ฟล็อพ สเลฟ เข้าพุท ของวงจรออกจาก ฟลิป-ฟล็อพ สเลฟ



รูปที่ 8 ฟลิป-ฟล็อพ มาสเตอร์-สเลฟ (ก) การต่อวงจร

(ข) โลยิคไดอะแกรม

³ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York : John Wiley and Sons), p. 289.

ตามรูปที่ 8 มีอินพุต J และ K และสัญญาณลอค เอาพุทเป็น Q และ \bar{Q} สมมติว่า เอาพุท Q และ \bar{Q} มีค่าเป็นโลยิก -0 และโลยิก -1 ตามลำดับ ซึ่งฟลิป-ฟลอปจะอยู่ในภาวะรีเซ็ต หรือเคลียร์ อินพุต J และ K มีค่าเป็นโลยิก -1 และโลยิก -0 ตามลำดับ ซึ่งเมื่อมีพัลซ์ลอคเกิดขึ้นจะทำให้วงจรอยู่ในภาวะ "รีเซ็ต" ดังนั้น สภาพก่อนที่มีพัลซ์ลอคเกิดขึ้น คือ

ฟลิป-ฟลอปมาสเตอร์ อยู่ในภาวะรีเซ็ต

ฟลิป-ฟลอปสเลฟอยู่ในภาวะรีเซ็ต

อินพุต J เป็น โลยิก -1 และอินพุต K เป็นโลยิก -0

เมื่อพัลซ์ลอคเป็นระดับโลยิก -1 เกต And ที่ต่อกับอินพุต ซึ่งมีโลยิก -1 จะทำให้ฟลิป-ฟลอปมาสเตอร์อยู่ในภาวะรีเซ็ต แต่เมื่อพัลซ์ลอคผ่านอินเวอร์เตอร์ จะเป็นโลยิก -0 ผ่านไปยังฟลิป-ฟลอปสเลฟ แต่ไม่เกิดผลอะไร ดังนั้น ฟลิป-ฟลอปสเลฟ จะยังคงอยู่ในภาวะ รีเซ็ต ตามเดิม

เมื่ออินพุตพัลซ์ลอคระดับลงเป็น โลยิก -0 ฟลิป-ฟลอปมาสเตอร์ คงอยู่ในภาวะรีเซ็ต อินเวอร์เตอร์จะเปลี่ยนสัญญาณพัลซ์ลอคเป็นระดับโลยิก -1 ทำให้ฟลิป-ฟลอปสเลฟอยู่ในภาวะรีเซ็ต จึงเท่ากับเป็นการเลื่อน (Shift) ภาวะรีเซ็ตจากฟลิป-ฟลอปมาสเตอร์ไปยังฟลิป-ฟลอปสเลฟ

เอาพุทของฟลิป-ฟลอปสเลฟ ถือว่าเป็นเอาพุทของฟลิป-ฟลอปมาสเตอร์-สเลฟ ดังนั้นจะเห็นว่าการเปลี่ยนภาวะของฟลิป-ฟลอปมาสเตอร์-สเลฟ เกิดขึ้นเมื่ออินพุทของลอคเปลี่ยนจากระดับโลยิก -1 เป็นระดับโลยิก -0 หรือกล่าวได้ว่าการทริกเกอร์ ของฟลิป-ฟลอปมาสเตอร์-สเลฟ เกิดขึ้นหลังจาก อินพุทลอคเปลี่ยนระดับโลยิก -0

ฟลิป-ฟลอป ชนิดนี้นิยมใช้ในการสร้างวงจรรนับ (Counter Circuit) และ ชิฟ-รียิสเตอร์ (Shift-Register)

2.4 วงจรบวกเต็ม (Full-Adder Circuit)⁴

วงจรวัดที่สำคัญและเป็นหัวใจของการทำงานในหน่วยคำนวณ (Arithmetic Unit) ของเครื่องคอมพิวเตอร์ คือ วงจรบวกเต็ม (Full-Adder Circuit)

เมื่อจะบวกเลขฐานสอง 2 จำนวน คือ จำนวน X และ Y ผลบวกที่ได้ในแต่ละตำแหน่งของบิต ขึ้นอยู่กับค่าของเลขฐานสองที่อยู่ในจำนวน X และ Y ที่ตำแหน่งของบิตนั้น ๆ บวกกับจำนวนที่ตกจากตำแหน่งของบิตที่อยู่ถัดลงไป จะมีบิตตำแหน่งเดียวเท่านั้น ที่ไม่มีจำนวนตก คือ ตำแหน่งแรกของบิต (Unit - Position 2⁰)

ดังนั้น การบวกเต็ม (Full-Adder) จึงมีอินพุตอยู่ 3 ตัว คือ X, Y และ คิวทคเข้า C_i (Carry-In) เอาพุทมีอยู่ 2 ตัว คือ เอาพุทของผลบวก S และ คิวทคออก C_o (Carry-Out) ซึ่งจะต้องนำไปบวกเข้ากับตำแหน่งถัดขึ้นไป

| X | Y | C_i | S | C_o |
|---|---|-------|---|-------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

ตารางที่ 2 ตารางจริงของการบวกเต็ม

⁴ Mano M. Moris; 1972. Computer Logic Design. (New Jersey: Prentice-Hall), p. 92 - 95.

จากตารางที่ 2 จะพบว่า ค่าของผลบวก S จะเป็น 1 เมื่อจำนวนบิตที่เป็นค่า 1 ของอินพุตทั้งสามมีจำนวนเป็นคี่ และค่าของตัวทศออก C_0 จะเป็น 1 เมื่อมีจำนวนบิตที่เป็น 1 ของอินพุตทั้งสามเป็นจำนวน 2 หรือ 3

ขั้นต่อไปคือการหา Karnaugh Maps ของวงจรวกเต็มจากตารางจริงที่ได้จากเอาพุต 2 ค่าจะได้ Karnaugh Maps 2 รูป คือ รูปของ S และของ C_0

| | | | | | |
|-------|----|----|----|----|----|
| | | X | | | |
| | XY | 00 | 01 | 11 | 10 |
| C_1 | 0 | | 1 | | 1 |
| C_1 | 1 | 1 | | 1 | |
| | | Y | | | |

| | | | | | |
|-------|----|----|----|----|----|
| | | X | | | |
| | XY | 00 | 01 | 11 | 10 |
| C_1 | 0 | | | 1 | |
| C_1 | 1 | | 1 | 1 | 1 |
| | | Y | | | |

(ก) รูปของผลบวก S (ข) รูปของตัวทศออก C_0

รูปที่ 9 Karnaugh Maps ของการบวกเต็ม

จาก MAP ของผลบวก เราไม่สามารถจะทำฟังก์ชัน S ให้ง่ายได้ด้วยการลดรูปตามหลักของกานประชิดของค่า 1 ได้ ดังนั้นฟังก์ชันของ S จากการ MAP จะได้เป็น

$$S = \bar{X}Y C_1 + \bar{X}Y \bar{C}_1 + XY C_1 + X\bar{Y} \bar{C}_1$$


แต่จากรูปของตัวทศออก เราสามารถใช้หลักการลดรูปของกานประชิดได้เป็น

$$\begin{aligned} C_0 &= XY \bar{C}_1 + \bar{X}Y C_1 + XY C_1 + X\bar{Y} \bar{C}_1 \\ &= \bar{X}Y C_1 + XY \bar{C}_1 + XY \\ &= Y C_1 + X C_1 + XY \end{aligned}$$

ซึ่งสามารถเขียนเป็นโลจิกโคอะแกรมได้เป็นรูปที่ 10

$$\begin{aligned}
 &= \overline{\overline{(YC_i + XC_i + XY) (\bar{X} + \bar{Y} + \bar{C}_i)}} + (\bar{X} + Y + C_i) \\
 &= \overline{(\bar{X}YC_i + X\bar{Y}C_i + XY\bar{C}_i)} + (\bar{X} + Y + C_i) \\
 &= \overline{(\bar{X}YC_i + X\bar{Y}C_i + XY\bar{C}_i)} (X + Y + C_i) \\
 &= \overline{(\bar{X}YC_i)} \overline{(X\bar{Y}C_i)} \overline{(XY\bar{C}_i)} (X + Y + C_i) \\
 &= (\bar{X} + \bar{Y} + \bar{C}_i) (\bar{X} + Y + \bar{C}_i) (\bar{X} + \bar{Y} + C_i) (X + Y + C_i) \\
 &= [\bar{C}_i + (X + \bar{Y}) (\bar{X} + Y)] [C_i + (X + Y) (\bar{X} + \bar{Y})] \\
 &= (\bar{C}_i + \bar{X} \bar{Y} + XY) (C_i + \bar{X} Y + X\bar{Y}) \\
 &= \bar{X} \bar{Y} C_i + \bar{X} Y \bar{C}_i + X Y C_i + X \bar{Y} \bar{C}_i = S \text{ เก็ม}
 \end{aligned}$$

ซึ่งสามารถเขียนเป็นลอจิกโคอะแกรมได้ดังรูปที่ 11




รูปที่ 11 วงจรบวกเต็มของ IBM 704 - 709⁵

⁵ Bartee, THOMAS C. 1966. Digital Computer Fundamentals. (2nd.ed. McGraw - Hill Book Co.), p. 175.

2.5 วงจรนับและการเปลี่ยนโค้ดการนับ

(Counter Circuit and Decoding Technique)⁶

เมื่อใช้วงจรนับเป็นวงจรควบคุมลำดับ (Steps) ของการทำงานจำเป็นที่จะต้องมีพัลส์เป็นตัวกระตุ้นในแต่ละลำดับของการทำงาน ถ้าใช้วงจรนับโมดูลัส -6 (วงจรรนับที่ครบรอบใน 6 พัลส์) เป็นวงจรที่ทำให้เกิดพัลส์ในแต่ละลำดับของการทำงาน ก็จะต้องเอาพุทของวงจรรนับเข้ากับเกต NAND เพื่อจะเปลี่ยนโค้ดเป็นลำดับของงานนับ รูปที่ 12 แสดงวงจรรนับโมดูลัส -6 กับ NAND เกตที่ใช้ในการเปลี่ยนโค้ด 6 เกต



เอาพุทเป็นสัญญาณนับลำดับ


รูปที่ 12 วงจรรนับโมดูลัส -6 กับ NAND เกต ที่ใช้เปลี่ยนโค้ด

เกต NAND แต่ละอันมีอินพุทอยู่ 3 ค่า เมื่อกำหนดเป็น 0 (000) อินพุท A, B, C จะมีโวลเตจสูง และสัญญาณเอาพุท CS0 (ลำดับของงานนับที่ 0) จะมีค่า

⁶ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York : John Willey and Sons), p. 354 - 355.

เป็นโลจิก -1 ในขณะที่เมื่อตรวจดูเกตอื่น ๆ จะพบว่ามีอินพุตอย่างน้อย 1 ค่า เป็นโลจิก -0 และเอาพุต CS 1 ถึง CS 5 จะเป็นโลจิก -0 ทั้งหมด เมื่อเคาน์เตอร์ได้รับสัญญาณคล็อกและเปลี่ยนเป็น 001 เอาพุต CS 1 จะมีโวลเตจสูง คือ มีค่าเป็นโลจิก -1 แต่เอาพุต CS 2 จะมีโวลเตจต่ำ คือมีค่าเป็นโลจิก -0 และ เอาพุตอื่น ๆ คือ CS 3, CS 4 และ CS 5 ก็มีโลจิก -0 ทวน

ผลที่ได้จากการทอวงจรนับและตัวเปลี่ยนโคค จะได้เป็นรูปของคลื่นดังรูปที่ 13




รูปที่ 13 รูปคลื่นของวงจรมับโมคูลัส - 6 กับตัวเปลี่ยนโคค

จากรูปที่ 13 จะเห็นว่าแต่ละสัญญาณคล็อกจะทำให้เอาพุตของลำดับการนับต่าง ๆ มีค่าโวลเตจเพิ่มขึ้น เรียงกันตามลำดับ เริ่มตั้งแต่ CS0 เพิ่มขึ้น ในช่วงของการนับครั้งแรก และ CS 1 เพิ่มขึ้นในช่วงของการนับครั้งที่ต่อไป เรื่อยไปจนถึง CS 5

วงจรรวม Switch Tail Ring Counter⁷

วงจรรวม Switch Tail Ring Counter หรือ Inverting Ring Counter มีแสดงในรูปที่ 14



รูปที่ 14 Switch Tail Ring Counter

จากรูปที่ 15 ตอนแรกเมื่อกำหนดให้เอาพุทของ A, B, C และ D เป็น 0 หมด คือ ฟลิป-ฟลอปทุกตัวอยู่ในภาวะรีเซ็ต (1- เอาพุท เป็นโลยิก -0, และ 0- เอาพุท เป็นโลยิก -1)

ดังนั้นอินพุทของ FF_a ที่ J ซึ่งได้จากการ Feed-Back ของเอาพุทที่ 0 ของ FF_d จะเป็นโลยิก -1 และอินพุทที่ K ของ FF_a จะเป็นโลยิก -0

ในการคล็อคครั้งแรก เอาพุทของ FF_a จะเปลี่ยนเป็นโลยิก -1 ที่ 1 และเป็นโลยิก -0 ที่ 0 แต่เอาพุทของ FF_b, FF_c และ FF_d ยังคงเดิม ดังนั้นผลของการคล็อคครั้งแรก เอาพุท A จะเป็น 1, ส่วน B, C และ D เป็น 0 หมด

จากการคล็อคครั้งแรกจะทำให้อินพุทของ FF_b เปลี่ยนไป คือ FF_b อยู่ในภาวะรีเซ็ต ดังนั้นเมื่อคล็อคครั้งที่สอง จะทำให้ได้เอาพุทที่ A และ B เป็น 1, ส่วน C และ D ยังคงเป็น 0

⁷ Washelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York : John Wiley and Sons), p. 358.

ทำนองเดียวกัน เมื่อทำการคลอกรั้งที่สาม จะทำให้ได้อาพุทของ A, B, C เป็น 1 ส่วน อาพุทของ D ยังเป็น 0 และ เมื่อทำการคลอกรั้งที่สี่ อาพุทของฟลิป-ฟลอปทั้ง 4 จะเป็น 1 หมด ตามตารางที่ 3

| พัลซอินพุท | A | B | C | D |
|------------|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 2 | 1 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 | 0 |
| 4 | 1 | 1 | 1 | 1 |
| 5 | 0 | 1 | 1 | 1 |
| 6 | 0 | 0 | 1 | 1 |
| 7 | 0 | 0 | 0 | 1 |
| 8 | 0 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 0 |

ตารางที่ 3 ตารางจริงของ Switch Tail Ring Counter

เมื่อทำการคลอกรั้งที่ห้า อาพุทของ A จะเปลี่ยนเป็น 0 เพราะปลาย J ได้รับอินพุทโลยิก -0 และปลาย K ได้รับอินพุทโลยิก -1 ทำให้ FF_a อยู่ในภาวะรีเซ็ต จึงมีอาพุทเป็น 0 และเมื่อคลอกรั้งต่อ ๆ ไป จะได้อาพุทของฟลิป-ฟลอปทั้ง 4 ค้างค่าในตารางที่ 3 วนเวียนไปเรื่อย ๆ

2.6 วงจรแก้ผลบวก (Correct-Digit Sum Circuit)

ในการบวกเลข 2 จำนวน ในโคต บีซีดี ค่าของตัวตั้งและตัวบวกที่เป็นอินพุต จะอยู่ระหว่าง 0000 ถึง 1001 (จาก 0 ถึง 9) แต่เมื่อบวกกันแล้ว ขวางของผลบวก จะเป็นเลขฐานสองที่อยู่ระหว่าง 0000 ถึง 10011 (หรือจาก 0 ถึง 19 ในเลขทศนิยม) เพราะวาค่าสูงสุดของผลบวกจะเป็นได้ถึง $9 + 9 + 1 = 19$ (1 เป็นตัวทดมาจากหลักที่แล้ว)

| ผลบวกที่ได้จากการบวก | | | | | ผลบวกที่ถูกทวง | | | | | เลขทศนิยม |
|----------------------|-------|-------|-------|-------|----------------|-------|-------|-------|-------|-----------|
| C_4 | Z_4 | Z_3 | Z_2 | Z_1 | C_n | S_4 | S_3 | S_2 | S_1 | |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 2 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 3 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 4 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 5 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 6 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 7 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 8 |
| 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 9 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 10 |
| 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 11 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 12 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 13 |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 14 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 15 |
| 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 16 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 17 |
| 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 18 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 19 |

↑ ผลบวกที่ถูกทวงแล้ว
 ↓ ผลบวกที่ทวงแก้

ตารางที่ 4 ตารางจริงของผลบวกและการแก้ผลบวกของเลขโคต บีซีดี

จากตารางที่ 4 แสดงเอาพุทของจำนวนเลขที่ไม่ถูกต้อง (Uncorrected Digit) ในสคมภทางซ้ายมือของตาราง ตั้งแต่จำนวน 1010 ลงมา ดังนั้นเมื่อเวลาเปลี่ยนโคคเป็นเอาพุทของเลขทศนิยมออกมา ค่าเหล่านี้จะไม่ถูกต้อง จึงต้องเปลี่ยนจำนวนเหล่านี้ให้ถูกต้อง จำนวนที่ถูกต้องมีอยู่ในสคมภทางขวามือ พร้อมกับตัวทคในหลักต่อไปอีก 1

หลักในการแก้คือ นำเลข 6 หรือ 0110 มาบวกเข้ากับจำนวนที่ไม่ถูกต้อง จะทำให้ได้ผลบวกที่ถูกต้อง

วงจรโลจิกที่ใช้ในการนี้ได้จากตารางจริงของการแก้ผลบวก จากตารางที่ 4 จะเห็นว่าเราจะต้องแก้ตัวเลขเพื่อให้ได้ตัวทค $C_n = 1$ เมื่อ

1. บิทที่ 5 ของค่าของผลบวกจำนวนเต็ม (C_4) เป็น 1 หรือเมื่อ

2. $Z_4 Z_3 = 1$ หรือเมื่อ


3. $Z_4 Z_2 = 1$

ดังนั้นเราจะได้ฟังก์ชันบูลีนที่ให้ค่าของตัวทคออก (C_n) เป็น 1 เป็น

$$C_n = C_4 + Z_4 Z_3 + Z_4 Z_2$$

ในการบวกเลขฐานสอง 0110 (เลข 6) เข้ากับตัวเลขผลบวกจำนวนเต็ม เราใช้วงจรบวกเต็ม 4 บิท 2 วงจร ดังแสดงในรูปที่ 15

⁸ Mano, M. Moris; 1972. Computer Logic Design. (New Jersey: Prentice-Hall Inc.), p. 393.




รูปที่ 15 โลจิกโคะแกรมของการบวกและการแก้ลบ

จากรูปที่ 15 จะเห็นว่า เมื่อค่าของตัวทด C_n เป็น 1 ผลบวก Z_1, Z_2, Z_3 และ Z_4 จะถูกบวกด้วย 6 (0110) และโค่นลบ S_1, S_2, S_3 และ S_4 ถูกต้อง ตามตารางที่ 4

2.7 การเข้าโค้ดและการถอดโค้ด (Encoding and Decoding)⁹

การเข้าโค้ดหรือการโค้ด (Encoding or Coding) หมายถึงวิธีการเปลี่ยน
 อินพุตจากเลขฐานอื่นเป็นเอาพุตของเลขฐานสอง ตัวเปลี่ยนเรียกว่า ตัวเข้าโค้ด (Encoder)
 ในการวิจัยนี้ ใช้ตัวเข้าโค้ดที่เปลี่ยนเลขทศนิยมเป็นเลขโค๊ดบิซิตี (Decimal to-BCD
 encoder) วงจรของการเข้าโค้ดมีแสดงในรูปที่ 16



รูปที่ 16 โลยิกโคอะแกรมของตัวเข้าโค้ดจากเลขทศนิยมเป็น บิซิตี


⁹ Marcus Abraham; Lenk, John D.; 1973. Computer for Technicians. (New Jersey : Prentice-Hall, Inc.) p. 192 - 194.

การทำงานของวงจร ตัวอย่างเช่น เมื่อกดคีย์เลข 3 ที่คีย์บอร์ด (Keyboard) อินพุต 3 จะเป็น 1 (true) อินเวอร์เตอร์เกดทำให้เอาพุตเป็น 0 (false) ขณะที่เอาพุตของอินเวอร์เตอร์เกดอื่น ๆ เป็น 1 (true), ในรูปจะเห็นว่า อินเวอร์เตอร์เกดของ 3 ค่อยอยู่กับโลยิด NAND เกด 1 และ 2 เราทราบแล้วว่า เมื่ออินพุตใดอินพุตหนึ่งของ NAND เกด เป็น 0 จะทำให้เอาพุตของ NAND เกด เป็น 1 ดังนั้นเอาพุตของ NAND เกด 1 และ 2 จะมีค่าเป็น 1 แต่อินพุตที่เข้ายัง NAND เกด 4 และ 8 เป็น 1 ทั้งหมด ทำให้เอาพุตของ NAND เกด 4 และ 8 เป็น 0 ดังนั้น เอาพุตเลขไบนารีที่ได้จึงเป็น 0011 คือเลขทศนิยม

ในรูปจะสังเกตเห็นว่า อินพุตของเลขทศนิยม 0 ไม่ได้ต่อกับอะไร เมื่ออินพุตของเลขทศนิยมเป็น 0 (กดคีย์) ไลน์ของเลข 1 - 9 จะเป็นโลยิด -0 เอาพุตของอินเวอร์เตอร์เกดจะเป็นโลยิด -1 ทั้งหมด ทำให้เอาพุตของ NAND เกดเป็นโลยิด -0 และไคเลขไบนารี 0000 หรือเลขทศนิยม 0

AND เกดที่ค้อยู่ในเส้นไขปลา เป็น Open gates ที่ต่อกับสัญญาณคล็อค (อาจเป็นพัลส์หรือโวลเคจ-กัซ) เมื่อมีสัญญาณคล็อคเกิดขึ้น จึงจะมีเอาพุตเกิดขึ้น


การเข้าไคคอาจจะไซเมทริกไดโอด (Diode Matrices) รูปที่ 17 แสดงขั้วไดโอดแกรมของการเข้าไคคของเลขทศนิยมเป็นเลขไคค บิซิก.



(ก)

| เลขทศนิยม | D | C | B | A |
|-----------|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 |

(ข)



(ค)

รูปที่ 17 เมทริกโคโอดของตัวเข้าโค้ดจากเลขทศนิยมเป็น บิต¹⁰

(ก) บล็อกโคอะแกรม (ข) ตารางจริงของการเปลี่ยน

(ค) เมทริกโคโอดของตัวเข้าโค้ด

อินพุทอาจจะเข้าทางคีย์บอร์ด (Key - Board) หรือสวิตช์จากเลข 0 ถึง 9 โดยการกดคีย์บอร์ดตัวใดตัวหนึ่ง ตัวเข้าโค้ดจะเปลี่ยนเลขทศนิยมเป็นเลขโคค บิตตามแบบของรูปที่ 17 (ข)

การทำงานของเมทริกโคโอดมีแสดงในรูป 17 (ค) เมื่อกคคีย์ของเลขทศนิยมก็เป็นการใส่อินพุท 0 โวลท์ในเมทริก เช่น เมื่อกคคีย์ของอินพุท หมายเลข 3 จะทำให้ไลน์เอาพุทของ C และ D มีโวลท์เตจผ่านโคโอดเป็น 0 แต่ไลน์ A และ B โวลเตจจะสูง โคคที่ออกทางไลน์ บิต จึงเป็น 0011 ถ้าไม่กดคีย์เลย ไลน์ของเอาพุทจะสูงทั้งหมด

¹⁰ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York : John Wiley and Sons, Inc.), p. 416.

การถอดโค้ดและการแสดงตัวเลขโดยใช้ภาพ 7 ส่วน



(Decoding and Seven-Segment Display)

ตารางจริงของการเปลี่ยนเลขโค๊ด บิซิก เป็นไลน์ 7 ไลน์ เพื่อนำไปโคจร (drive) ส่วนต่าง ๆ ของหลอดภาพออกมาเป็นตัวเลขมีในตารางที่ 5

| D | C | B | A | เลขทศนิยม | g | f | e | d | c | b | a |
|---|---|---|---|-----------|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 0 | 2 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 3 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 4 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 5 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 | 6 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 7 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 8 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 9 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |

ตารางที่ 5 ตารางจริงของการเปลี่ยนโค๊ด บิซิก เป็นไลน์ 7 ไลน์¹¹

ภาพเดิมของหลอดภาพที่ใช้แสดงตัวเลขมีอยู่ 7 ส่วน ดังแสดงในรูปที่ 18



รูปที่ 18 แสดงตัวเลขทศนิยมโดยใช้หลอดภาพ 7 ส่วน

¹¹ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (New York : John Wiley and Sons, Inc.), p. 418.

โดยการเลือกคอมบิเนชัน (Combinations) ต่าง ๆ ของส่วนของภาพทั้ง 7 จะสามารถแสดงตัวเลขจาก 0 - 9 เช่น ถ้าจะแสดงเลขทศนิยม 1 ก็ต้องใช้ส่วน b และ c และลอจิกของ b และ c จะเป็น 1 ในตารางที่ 5 หรือแสดงเลข 5 ก็ต้องใช้ส่วน a, c, d, f และ g ซึ่งค่าลอจิกเป็น 1

จากตารางจริงของการเปลี่ยนเลขโคค บีซีดี เป็นไลน์ 7 ไลน์ เราจะหาฟังก์ชันบูลีน¹² ได้เป็น

$$\bar{a} = A \bar{B} \bar{C} \bar{D} + \bar{A} C$$

$$\bar{b} = A \bar{B} C + \bar{A} B C$$

$$\bar{c} = \bar{A} B \bar{C}$$

$$\bar{d} = \bar{A} \bar{B} C + A B C + A \bar{B} \bar{C}$$


$$\bar{e} = \bar{A} + \bar{B} C$$

$$\bar{f} = A \bar{D} \bar{C} + B A + B \bar{C}$$

$$\bar{g} = \bar{B} \bar{D} \bar{C} + B A C$$

จากฟังก์ชัน บูลีน จะเขียนเป็นลอจิกโคอะแกรมได้เป็น BCD-to-7-segment decoder ดังรูปที่ 19

¹² Texas Instruments Incorporated; 1971. Designing with TTL Integrated Circuits. (McGraw-Hill Book Co.) p. 192




รูปที่ 19 โดยยึดโครงสร้างของตัวถอดโค้ด บีซีดี เป็นไลน์ 7 ไลน์

2.8 ออสเตเบิลมัลติไวเบรเตอร์ หรือ คล็อก¹³

(Astable Multivibrator or Clock)

ออสเตเบิลมัลติไวเบรเตอร์ หรือ คล็อก เป็นมัลติไวเบรเตอร์ แบบหนึ่งที่มีสภาพการทำงานไม่คงที่ (สเทเบิล) คือ จะเปลี่ยนแปลงไปกลับมา (oscillate) "รีเซ็ต" และ "เซ็ท"


วงจรมัลติไวเบรเตอร์ชนิดนี้ จะทำให้เกิดสัญญาณ "คล็อก" (Clock) และนำไปใช้เป็นพัลส์กระตุ้นในวงจรอื่น ๆ ทำงานในช่วงระยะเวลาใดเวลาหนึ่ง



รูปที่ 20 วงจรออสเตเบิลมัลติไวเบรเตอร์ (คล็อก) และไลจิกโคเซอร์กรม
รูปที่ 20 แสดงวงจรออสเตเบิลมัลติไวเบรเตอร์ (คล็อก) ให้สังเกตดูว่าใช้ คาปาซิเตอร์ (Capacitors) C₁ และ C₂ เป็นตัวกรอง-คัลปี้ง วงจรจึงอยู่ในภาวะไม่สเทเบิล

¹³ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology. (John Wiley and Sons, Inc.), p. 304 - 306.

การทำงานของวงจร ขณะที่ทรานซิสเตอร์ Q_1 คอนดักต์ (ON) และทรานซิสเตอร์ Q_2 คัดออฟ (OFF) โวลเตจของเบสของ Q_2 จะสูงขึ้นเป็นโค้งเอ็กโปเนนเชียล (exponential curve) จากโวลเตจลบใกล้ค่า $-V_{cc}$ ขึ้นไปถึง $+V_{cc}$ เมื่อโวลเตจขึ้นไปถึงระดับ $(+V_{be})_{on}$ จะทำให้ทรานซิสเตอร์ Q_2 คอนดักต์ (ON) ค่าของ R_2 และ C_2 จะเป็นตัวกำหนดเวลาที่ Q_2 คัดออฟอยู่



รูปที่ 21 รูปคลื่นโวลเตจของเบสและคอลเล็กเตอร์ของวงจรอสเตเบิลมัลติไวเบรเตอร์ หรือ คล็อก

เมื่อ Q_2 คอนคัทท์ โวลเตจของคอลเลคเตอร์ Q_2 จะลดลงจาก $+V_{cc}$ จนมีค่าเกือบเท่ากับ 0 โวลต์ โวลเตจของเบสของ Q_1 จะลดลงจาก $(V_{be})_{on}$ ทำให้ Q_1 คัทออฟ และตัวที่กำหนดเวลาที่ Q_1 คัทออฟก็คือ R_1 และ C_1

หลังจากโวลเตจของเบสของ Q_1 สูงขึ้นถึง $(V_{be})_{on}$ จะทำให้ Q_1 คอนคัทท์อีก และเปลี่ยนเป็นคัทออฟอีก การทำงานจะเปลี่ยนกลับไปกลับมาอยู่ตลอดเวลาที่ยังมีโวลเตจที่หลาย $+V_{cc}$ อยู่

ความถี่ของสัญญาณคล็อก (clock signal) ของวงจร หาได้จากสูตร

$$f = \frac{1}{T_1 + T_2} = \frac{1}{0.7R_1C_1 + 0.7R_2C_2} = \frac{1.4}{R_1C_1 + R_2C_2}$$

ถ้ากำหนดให้รีซิสเตอร์และคาปาซิเตอร์ทั้งสองมีค่าเดียวกัน ความถี่จะได้เป็น

$$f = \frac{1}{T} = \frac{1}{2(0.7)RC} = \frac{1}{1.4RC} = \frac{0.7}{RC}$$

ในการวิจัยนี้ generate คล็อกจาก Crystal - Controlled ซึ่งให้อาพุท เป็น square-wave ความถี่ 100 KHz. รูปจะดูได้จากภาคผนวก

2.9 วงจร 9's คอมพลีเมนต์

(Natural Binary Coded Decimal Complement Circuit)

ในการลบเลข 2 จำนวนในโคต บีซีดี ที่เปลี่ยนมาจากเลขทศนิยมแล้ว เราใช้วิธีทำตัวลบเป็น 9's คอมพลีเมนต์ ซึ่งมีรายละเอียดดังนี้

9's คอมพลีเมนต์ หรือ Natural Binary Coded Decimal Complement ถ้าให้ตัวเลขในโคต บีซีดี ประกอบด้วยค่าของบิตในแต่ละบิต เป็น x_4, x_3, x_2 และ x_1 ตามลำดับ และให้ 9's คอมพลีเมนต์ ประกอบด้วยค่าแต่ละบิตเป็น c_4, c_3, c_2 และ c_1 ตามลำดับ ค่าของคอมพลีเมนต์จะได้ดัง ตารางที่ 6

| เลขทศนิยม | โคต BCD | | | | คอมพลีเมนต์ของโคต BCD | | | | คอมพลีเมนต์ |
|-----------|---------|-------|-------|-------|-----------------------|-------|-------|-------|-------------|
| | x_4 | x_3 | x_2 | x_1 | c_4 | c_3 | c_2 | c_1 | |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 9 |
| 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 8 |
| 2 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 7 |
| 3 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 6 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 5 |
| 5 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 4 |
| 6 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 3 |
| 7 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 2 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |

ตารางที่ 6 9's คอมพลีเมนต์ของเลขโคต บีซีดี

จากตารางเราจะพบว่า ค่าในสัณคมภ์ของ c_1 จะกลับกับในสัณคมภ์ของ x_1 เราเขียนไคว่า $c_1 = \bar{x}_1$

และค่าของ c_2 และ x_2 จะเหมือนกัน, $c_2 = x_2$

และค่าคอมพลิเมนต์บิตที่ 3 คือ c_3 จะเป็น 1 ก็ต่อเมื่อ ค่าของบิตใน x_3 และ x_2 มีค่ากลับกัน คือ $x_3 = 0, x_2 = 1$ หรือ $x_3 = 1, x_2 = 0$


เราจะเขียนฟังก์ชัน c_3 ไคเป็น

$$c_3 = x_2 \bar{x}_3 + \bar{x}_2 x_3$$

ค่าคอมพลิเมนต์บิตที่ 4 คือ c_4 จะเป็น 1 ต่อเมื่อค่าของบิตใน x_2, x_3, x_4 เป็น 0 ทั้ง 3 ตัว แต่ถ้ามบิตในบิตหนึ่ง หรือ 2 บิต เป็น 1 บิตของ c_4 จะเป็น 0 เราเขียนฟังก์ชันของ c_4 ไคเป็น

$$c_4 = \bar{x}_4 \bar{x}_3 \bar{x}_2$$

จากฟังก์ชันบูลีนของ c_1, c_2, c_3 และ c_4 เราจะเขียนโลจิกไคอะแกรมไคดังรูปที่ 22



รูปที่ 22 โลจิกไคอะแกรมของการหา 9's คอมพลิเมนต์ของเลขไคค บิตที่

เพื่อให้ใช้ ICs ที่มีอยู่ได้ เราสามารถดัดแปลงวงจร 9's คอมพลิเมนต์ โดยการสังเคราะห์เกตต่าง ๆ แทนเกตที่ใช้อยู่ ในรูปที่ 22 ได้ดังนี้


จาก $C_1 = \bar{X}_1$ ใช้เกต 2 - input NAND แทนเกต Inverter ได้

จาก $C_3 = X_2\bar{X}_3 + \bar{X}_2X_3 = X_2 \oplus X_3$ เป็นฟังก์ชัน Exclusive - OR ใช้เกต Exclusive - OR ได้

จาก $C_4 = \bar{X}_4\bar{X}_3\bar{X}_2$ เนื่องจากไม่มี IC ที่เป็น 3 - input AND gate เราดัดแปลงเป็น

$$C_4 = \bar{X}_4\bar{X}_3\bar{X}_2 = \overline{\overline{\bar{X}_4\bar{X}_3\bar{X}_2}} = \overline{X_4 + X_3 + X_2}$$

ดังนั้น วงจร 9's คอมพลิเมนต์จะเขียนใหม่ได้เป็นรูปที่ 23



รูปที่ 23 วงจร 9's คอมพลิเมนต์ที่ดัดแปลงแล้ว

2.10 การส่งผ่านข้อมูลในรีจิสเตอร์แบบอนุกรม (Shift Registers)


การส่งผ่านข้อมูลเลขฐานสอง ถ้าต้องการให้ตัวเลขเคลื่อนที่ไปที่ละบิตต่อเนื่องกัน เราจะต้องใช้ flip - flop เป็นรูป Shift Register

Shift Register อาจจะออกแบบให้ตัวเลขเคลื่อนที่ไปทางขวาหรือทางซ้ายก็ได้ (คือจากตัวเลขที่มีนัยสำคัญมากที่สุดไปยังตัวเลขที่มีนัยสำคัญน้อยที่สุด หรือกลับกัน) ถ้าใช้ ฟลิป-ฟล็อป JK สร้าง Shift Register โดยที่ J และ K เป็นปลายที่ตัวเลขเข้า (data inputs) และ T เป็นทางเข้าของพัลส์ทริกเกอร์ หรือ shift pulse

การส่งผ่านข้อมูลในรีจิสเตอร์แบบอนุกรมทางซ้าย (Shift - Left Register)

รูปที่ 24 แสดงการ shift-left ของ register ที่มี 4 stages
รูป ก. ใช้ Resister - Transister Logic (RTL units) รูป ข. ใช้ Transister-
Transister Logic (TTL units) หรือ Diode - Transister Logic (DTL units)

ให้สังเกตว่าในรูปทั้งสอง ตัวเลขอินพุตเป็นสัญญาณเลขฐานสอง ซึ่งมีค่าตรงกันข้าม เอาพุท True (1) มาจากอินพุท S (หรือ J) และเอาพุท False (0) มาจากอินพุท C (หรือ K) ดังนั้นสัญญาณอินพุททั้งสอง จะเป็นคาโลยิก - 1 เมื่ออินพุท S หรือ J เป็นโลยิก -1 และจะเป็นโลยิก -0 เมื่ออินพุท C หรือ K เป็นโลยิก -1



รูปที่ 24 Shift - Left Registers (ก) RTL units, (ข) TTL หรือ DTL units 14

shift pulse จะถูก apply เข้าไปแต่ละ stage ต่อเนื่องกันไป
 เมื่อมี shift pulse เกิดขึ้น ตัวเลขอินพุตที่ปลาย S หรือ J และ C หรือ K จะ
 ถูก shift เข้าไปใน stage นั้น ๆ แต่ละ stage จะอยู่ในสภาพ SET หรือ
 RESET แล้วแต่ตัวเลขอินพุต ขณะเมื่อมี shift pulse

ดังนั้นเมื่อมี shift pulse เกิดขึ้นครั้งแรก ตัวเลขอินพุต (Q) จะถูก
 shift เข้าใน stage A และขณะเดียวกัน ตัวเลขของ stage A จะ shift เข้า
 ใน stage B จาก stage B ไปยัง stage C ต่อกันไปเรื่อย ๆ

¹⁴ Nashelsky, Louis; 1972. Introduction to Digital Computer Technology.
 (New York: John Willey and Sons), p. 343.

ดังนั้นในแต่ละ shift pulse ตัวเลขจะถูก shift ไปทางซ้ายโดย
 เลื่อนจาก stage เดิมไปทางซ้ายอีกหนึ่ง stage ใน stage A จะมีตัวเลขใหม่ที่
 shift เข้ามา ขณะเดียวกันที่ตัวเลขใน stage D จะ shift ออกเพื่อนำไปใช้ใน
 การคำนวณ หรือการอย่างอื่นต่อไป

ตัวอย่างเช่น ถ้าเริ่มต้นทุก stages อยู่ในภาวะ RESET (คือ
 เอาพุท -1 เป็นโลยิก -0) เมื่อ apply อินพุทโลยิก -1 เข้าใน stage A จะ
 ได้ตารางของค่าของโลยิกในแต่ละ stage เมื่อมี shift pulses 4 ครั้ง
 ดังตารางที่ 7

| Shift Pulse | D | C | B | A |
|-------------|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 1 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 1 | 1 | 1 |

ตารางที่ 7 การทำงานของ Shift - Left Register

ต่อไป ถ้าเปลี่ยนเป็น apply อินพุทโลยิก -0 และ 1 สลับกัน เข้าใน
 stage A และเริ่มต้นทุก stages อยู่ในภาวะ SET (คือ เอาพุท -1 เป็นโลยิก -1)
 การทำงานจะเป็นดังตารางที่ 8

| Shift Pulse | D | C | B | A |
|-------------|---|---|---|---|
| 0 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 |
| 2 | 1 | 1 | 0 | 1 |
| 3 | 1 | 0 | 1 | 0 |
| 4 | 0 | 1 | 0 | 1 |

ตารางที่ 8 การทำงานของ Shift - Left Register
เมื่อ apply pulse สลับกัน


การส่งผ่านข้อมูลในรีจิสเตอร์แบบอนุกรมทางขวา (Shift - Right Register)

บางครั้งเราจำเป็นต้อง shift ตัวเลขของตำแหน่งที่มีนัยสำคัญ น้อยที่สุด (least significant digit) ก่อน ดังเช่นในการบวกหรือลบตัวเลขซึ่งจะต้องมีตัวทศออก (Carry out) ไปยังตำแหน่งถัดไป


ในรูปที่ 25 ตัวเลขอินพุตจะถูก apply เข้าใน stage D และ shift ไปทางขวา การทำงานจะเหมือนกับการ shift ไปทางซ้าย

ในตารางที่ 9 (ก) แสดงการ shift อินพุต โลบิก -1 เข้าไปในรีจิสเตอร์ที่อยู่ในภาวะ RESET

ในตารางที่ 9 (ข) เป็นการ shift ตัวเลขจากเดิมมีค่าเป็น 1101 โดยอินพุตตัวเลขเป็นโlobิก -0 เข้าใน stage D จนกระทั่งทุก stage อยู่ในภาวะ RESET



(n)



(q)

รูปที่ 25 Shift - Right Registers (n) RTL units, (q) TTL หรือ DTL units 15

| Shift Pulse | D | C | B | A |
|-------------|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 2 | 1 | 1 | 0 | 0 |
| 3 | 1 | 1 | 1 | 0 |
| 4 | 1 | 1 | 1 | 1 |

(n)

| Shift Pulse | D | C | B | A |
|-------------|---|---|---|---|
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 2 | 0 | 0 | 1 | 1 |
| 3 | 0 | 0 | 0 | 1 |
| 4 | 0 | 0 | 0 | 0 |

(q)


ตารางที่ 9 การทำงานของ Shift - Right Register

15 Nashelsky, Louis; 1972. Introduction to Digital Computer Technology (New York: John Willey and Sons), p.345

2.11 วงจรรีบีสเตอร์ 4 บิต ¹⁶

(4-Bit Right-Shift Left-Shift Register)

วงจรมีประกอบด้วย ฟลิป-ฟล็อป R-S มาสเตอร์-สเลฟ และเกท AND-OR-INVERT
อย่างละ 4 และมีเกท AND-OR เกท Inverter ดังแสดงในรูปที่ 26



รูปที่ 26 วงจรรีบีสเตอร์ 4 บิต

การที่ข้อมูลจะ shift ทางขวาหรือทางซ้าย ขึ้นอยู่กับโลจิกอินพุตของตัวควบคุม mode (mode control) รีบีสเตอร์นี้เป็น IC เบอร์ SN 7495 N สามารถจะต่อแบบอนุกรม เป็นรีบีสเตอร์หลาย ๆ บิตได้ ทั้งยังใช้เป็นรีบีสเตอร์แบบ paralleled-in, parallel-out ได้ด้วย

16 Texas Instruments Incorporated; 1969. TTL Integrated Circuits Catalog from Texas Instruments. p. 9-25.

เมื่อโวลติจอินพุทของ mode control เป็น 0 เกต AND เบอร์ 1 จะทำงานได้ (enable) แต่เกต AND เบอร์ 2 จะทำงานไม่ได้ (inhibit) ทำให้เกิดการ shift ทางขวา (right-shift) ตามลำดับ จากฟลิป-ฟล็อป A,B,C และ D การ shift ทางขวานี้เกิดจากอินพุทของคล็อก 1 (Clock 1) โดยที่อินพุทเข้าทาง serial input

แต่เมื่อโวลติจอินพุทของ mode control เป็น 1 เกต AND เบอร์ 2 จะทำงานได้ และจากอินพุทของคล็อก 2 (Clock 2) จะทำให้อินพุท A,B,C, D load เข้ารีจิสเตอร์แบบขนาน และจะเกิดการ shift ทางซ้าย ถ้าต่อเอาพุทของแต่ละฟลิป-ฟล็อปเข้ากับอินพุท แบบขนานของฟลิป-ฟล็อปตัวก่อนหน้า (เช่น เอาพุทของ D ต่อกับอินพุทของ C เป็นต้น)

2.12 วงจรนับ บี ซี ดี ¹⁷

(BCD or Synchronous 4-bit up/down Counter)

วงจรมนับ บีซีดี หรือวงจรมนับขึ้น/ลง 4 บิต เป็นวงจรมนับที่มีโมดูลัส -10 (Decade Counter) เป็น IC เบอร์ SN 74192 N ในการวิจัยนี้นำมาใช้เป็นรียิสเตอร์ 4 บิต ของ I/O รียิสเตอร์ เพราะต้องการให้รียิสเตอร์เพิ่มตัวเลขได้ในการลบซึ่งมีตัวทคในบิตสุดท้าย (end-around carry) เกิดขึ้น

รูปของวงจรมนับ บีซีดี มีแสดงในรูปที่ 27

วงจรมนับนี้มีการทำงานแบบซิงโครนัส (Synchronous Operation) คือฟลิป-ฟลอป ทั้ง 4 จะถูกคลอกในเวลาเดียวกัน

วงจรมนับนี้จะนับขึ้น (up-count) จาก 0000 ถึง 1001 เมื่อมีพัลซอินพุตเข้าทาง up-count ในการวิจัยนี้ใช้การนับขึ้นและเมื่อตัวเลขในวงจรมนับเป็น 1001 และมีพัลซอินพุตเข้าทาง up-count ตัวเลขจะเปลี่ยนเป็น 0000 และมีตัวทค (carry) เป็น 1 ออกทาง carry output และไปเป็นพัลซอินพุตในวงจรมนับที่อยู่ถัดขึ้นไป ถ้าเป็นการนับลงถึง 0000 จะมีการยืม (borrow) ทาง borrow output เกิดขึ้น

¹⁷ Texas Instrument Incorporated, 1970. TTL Catalog Supplement from Texas Instruments. p. 8-1.

