

วงจรรวมคิเกรตลอจิก



วงจรรวมคิเกรตลอจิก (Integrated Logic Circuit) เปรียบ  
 เสมือนวงจรรวมทรานซิสเตอร์ หรือไอโอดที่ย่อส่วนลงมา การทำงานเหมือนกับวงจรร  
 วมรวมกัน แต่เวลาใช้สะดวกและประหยัดเนื้อที่กว่า วงจรรวมคิเกรตหรือ IC ซึ่ง  
 เป็นวงจรรวมลอจิกที่นิยมใช้กันมี 3 แบบคือ

1. DTL - Diode - Transistor Logic
2. RTL - Resistor - Transistor Logic
3. TTL - Transistor - Transistor Logic

วงจรรวมคิเกรตเหล่านี้ เป็นวงจรรวม Monolithic แต่ละแบบมีทั้งข้อดีและ  
 ข้อเสีย จนไม่อาจสรุปได้ว่าแบบไหนดีกว่ากัน แต่แบบที่นิยมใช้อยู่ในปัจจุบันได้แก่  
 แบบ TTL การศึกษาวงจรพวกนี้ เราศึกษาความมันทำงานอย่างไรโดยไม่สามารถ  
 จะไปแก้ไข เปลี่ยนแปลงชิ้นส่วนของวงจรรวมได้เลย

Diode-Transistor Logic (DTL)

วงจรรวมแบบ DTL ประกอบด้วยไอโอดกับทรานซิสเตอร์ ดังรูป 22 ก  
 วงจรรวมแบบนี้มี noise margin (noise immunity) ค่า noise margin  
 นี้เป็น input voltage ที่ทำให้ทรานซิสเตอร์เริ่มทำงาน (ON) จากรูปที่ 22 ข  
 เมื่อเบสมีโวลต์เตจเป็น 0 ทรานซิสเตอร์ก็จะไม่ทำงาน (OFF) แต่ที่จังก์ชันเบส-  
 อิมิตเตอร์ยังมีโวลต์เตจที่มีค่าลบอยู่ noise margin ก็คือ จำนวนโวลต์เตจที่  
 ต้องป้อนเข้าไปเพื่อให้ทรานซิสเตอร์เริ่มทำงาน ถ้า noise margin มีค่าต่ำ  
 เกินไป เมื่อมี noise หรือสิ่งรบกวนที่มีค่าต่ำ ๆ เข้าไปก็จะทำให้ทรานซิสเตอร์  
 ทำงาน ค่าที่ใดก็นับไป



รูปที่ 22 DTL ลอจิกเกต (ก) วงจรพื้นฐาน (ข) เมื่อทรานซิสเตอร์ไม่ทำงาน (ค) เมื่อทรานซิสเตอร์ทำงาน

จากรูป 22 ก ทรานซิสเตอร์ในวงจรจะทำงาน (ON) ถ้าโวลต์เตจระหว่างเบสกับอีมีเตอร์ มีค่าน้อยกว่า 0.4 โวลต์ ดังนั้น

$$V_{noise} + (V_{CE})_{sat} + V_{d_2} - V_{d_4} - V_{d_5} \geq 0.4 \text{ โวลต์}$$

noise immunity หาได้จาก

$$\begin{aligned} V_{noise} &= V_{d_4} + V_{d_5} - V_{d_2} - (V_{CE})_{sat} + 0.4 \\ &= 0.7 + 0.7 - 0.7 - 0.1 + 0.4 = 1 \end{aligned}$$

รูปที่ 22 ข แสดงถึงกรณีที่ input อื่นหนึ่งมีค่าโวลต์เตจเท่ากับ  $(V_{CE})_{sat}$  ของวงจรอีกอันหนึ่ง ซึ่งอยู่ระดับ 0 โวลต์เตจนี้ทำให้โคโอดของ input นั้นถูกไบแอสตาม ทรานซิสเตอร์ก็ไม่ทำงาน

ถ้า input ทุกตัวมีโวลต์เตจอยู่ที่ระดับ 1 ดังรูป 22 ค โคโอดทุกตัวทาง input ก็จะถูกไบแอสกลับ ทำให้ทรานซิสเตอร์ทำงาน ค่า output ที่ได้อือ  $V_O = (V_{CE})_{sat}$  สำหรับค่าโวลต์เตจของ input ที่ระดับ 1 นั้น เนื่องจากที่จุดระหว่าง  $R_1$  กับโคโอด  $D_4$  มีโวลต์เตจประมาณ 2.1 โวลต์  $(= V_{d_4} + V_{d_5} + (V_{BE})_{on})$  ดังนั้นโวลต์เตจสำหรับ input ระดับ 1 จะต้องมีค่าไม่ต่ำกว่า 2 โวลต์ จึงจะทำให้โคโอดของ input ถูกไบแอสกลับ และทรานซิสเตอร์ทำงาน ค่าโวลต์เตจที่ใช้กันจะอยู่ระหว่าง 3.6 ถึง 6 โวลต์

วงจร DTL ที่นิยมแบบหนึ่งคือ Fairchild Series 930 ดังรูปที่ 23 ก สำหรับรูปที่ 23 ข แสดงถึง input อื่นหนึ่งมีโวลต์เตจอยู่ระดับ 0 ทำให้ทรานซิสเตอร์  $Q_1$  ไม่ทำงาน ทรานซิสเตอร์  $Q_2$  ก็ไม่ทำงานด้วย ทำให้ output ที่ได้มีค่า  $V_O = V_{CC} = 5$  โวลต์ เมื่อโวลต์เตจของ input อยู่ระดับ 1 ทั้งหมดดังรูป 23 ค ทรานซิสเตอร์  $Q_1$  จะทำงาน ทำให้ทรานซิสเตอร์  $Q_2$  ทำงานด้วย output ที่ได้ก็จะมีค่า  $V_O = (V_{CE})_{sat}$

วงจร DTL นี้เป็นวงจรแบบ NAND gate ที่ใช้ลอจิกบวก สำหรับรูป 23 ง เป็นโคอะแกรมของวงจร NAND 2 วงจรที่บรรจุไว้ใน IC ที่มี 14 ขาหนึ่งตัว

นอกจากโคอะแกรมที่ให้มาแล้ว ยังได้มีการกำหนดคุณสมบัติของ IC ด้วย ตัวอย่างเช่น

noise immunity = 1 โวลต์

power dissipation = 8 mw

fan-out = 8

propagation delay = 25 n sec

supply voltage ที่ใช้ปกติจะมีค่า 5 โวลต์

noise immunity 1 โวลต์ หมายความว่าต้องมีโวลต์เตจ


อย่างน้อย 1 โวลต์เป็น input จึงจะทำให้ทรานซิสเตอร์ทำงาน

power dissipation 8 mw เป็นพลังงานสูงสุดที่ใช้ในตัว IC ทั้งตัว

fan-out 8 หมายถึง output ของแต่ละเกท สามารถนำไปต่อกับ  
ลอจิกเกทที่คล้ายกันได้ 8 ตัว

propagation delay เป็นเวลาที่สัญญาณที่เป็น pulse จะผ่าน

ลอจิกเกท




รูปที่ 23 วงจร Fairchild 930 DTL (ก) วงจรภายใน (ข) เมื่อ output อยู่ระดับ 1 (ค) เมื่อ output อยู่ระดับ 0 (ง) โค้ดแกรมขาออกต่าง ๆ

Resistor-Transistor Logic (RTL)

รูป 24 ก เป็นวงจรแบบ RTL โดยทุก input จะประกอบด้วย ตัวความต้านทานและทรานซิสเตอร์ 1 ตัว วงจรนี้เป็นลอจิก NOR เกทแบบขวง โดยมี input 3 อิน โวลต์เตจเมื่ออยู่ระดับ 1 จะเท่ากับ  $+V_{cc}$  เมื่ออยู่ระดับ 0 เท่ากับ 0 โวลต์

ถ้า input อันหนึ่งอันใดมีโวลต์เตจ  $V_{cc}$  ทรานซิสเตอร์ของ input ตัวนั้นไปอยู่ที่ saturation ดังรูป 24 ข ซึ่งมีผลทำให้โวลต์เตจที่ output มีค่า  $V_o = (V_{CE,sat})$  ซึ่งมีค่าประมาณ 0 โวลต์ แต่ถ้าทรานซิสเตอร์ทุกตัวไม่ทำงาน (input มีค่า 0 โวลต์) output ที่ได้ก็จะมีค่า  $V_o = +V_{cc}$  โวลต์ ดังรูป 24 ค ซึ่งเป็นไปตามนิยามของ NOR เกท



รูปที่ 24 วงจร RTL (ก) วงจรภายใน (ข) เมื่อ Output อยู่ระดับ 0 (ค) เมื่อ Output อยู่ระดับ 1




วงจรแบบ RTL นี้มีข้อเสียหลายอย่าง เช่น noise immunity ต่ำมาก จากรูป 24 ค. ทรานซิสเตอร์ต้องการเพียง 0.4 โวลต์ที่เบสกับอิมิตเตอร์ เพื่อให้ทรานซิสเตอร์ทำงาน ปกติ input ที่ระดับ 0 มีค่าประมาณ 0.1 โวลต์ (มาจาก output ของวงจรอื่น) เพราะฉะนั้นค่า noise immunity จึงมีค่าประมาณ 0.3 โวลต์ ซึ่งค่านี้อาจจะเป็นผลจากอุณหภูมิภายนอกก็ได้ นอกจากนั้น วงจรแบบนี้ทำงานช้า เราพอสรุปข้อดีและข้อเสียของวงจรแบบ RTL ได้ดังนี้

ข้อดี วงจรแบบ RTL นี้สามารถผลิตได้ง่าย ราคาถูก ใช้ supply voltage เพียงตัวเดียว และกำลังที่ใช้ต่ำคือประมาณ 2 mw

ข้อเสีย วงจรแบบ RTL นั้น ค่า noise immunity ต่ำ ทำงานช้า และมีความไวต่ออุณหภูมิ

ตัวอย่างของ RTL ลอจิกเกต ได้แก่ IC ของ motorola ที่ประกอบด้วย กวบ NOR เกต 3 อิน input 2 ตัว ทั้งโคอะแกรม



ที่บรรจุมีลักษณะกลม และมีขา 10 ขา

สำหรับคุณสมบัติของ IC แบบนี้มีดังนี้


Supply voltage	$V_{cc} = 3.6$ โวลต์ $\pm 10\%$
ช่วงอุณหภูมิที่ใช้งานได้	15° ถึง 55° C
Power dissipation	3 mw
Noise immunity	300 mv
Average propagation delay	25 n sec.

### Transistor-Transistor Logic (TTL)

TTL เป็นวงจรที่ทั้ง input และ output เป็นทรานซิสเตอร์ ทรานซิสเตอร์จะถูกทำให้เปลี่ยนจาก cutoff ไปอยู่ saturate ได้เร็วที่สุด จากรูปที่ 25 เป็นวงจร TTL พื้นฐานของ NAND เกทสำหรับลอจิกบวก จะสังเกตราวงจร IC แบบนี้ได้ใช้เอมิเตอร์หลายอันในทรานซิสเตอร์ตัวเดียว

(IC circuit-multiple emitter on a single transistor) ซึ่งทรานซิสเตอร์ธรรมดาทำไม่ได้

การทำงานย่อย ๆ ของวงจรเป็นดังนี้ ถ้า input อันใดอันหนึ่งอยู่ระดับ 0 ทรานซิสเตอร์ที่ input อันนั้นก็จะทำงาน ซึ่งมีผลทำให้ทรานซิสเตอร์  $Q_4$  ซึ่งเป็น output ไม่ทำงาน output ที่ใดก็จะเท่ากับ  $+V_{cc}$  แต่ถ้า input ทั้งหมดอยู่ระดับ 1 ( $+V_{cc}$ ) ทรานซิสเตอร์ที่ input ทั้งหมดจะไม่ทำงานซึ่งเป็นผลให้ทรานซิสเตอร์  $Q_4$  ทำงาน ค่า output ที่ใดจะมีค่าใกล้ 0 โวลต์ ซึ่งเป็นไปตามคำนิยามของ NAND เกท




รูปที่ 25 วงจร เกท TTL NAND

เราจะพิจารณาการทำงานของวงจร TTL ใน 2 กรณีใหญ่ ๆ คือ  
 ในกรณีที่ input บางตัวอยู่ระดับ 0 โดยมี output มีค่า  $+V_{cc}$  และกรณีที่  
 input ทั้งหมดมีค่า  $+V_{cc}$  โดย output มีค่าใกล้ 0 โวลต์

กรณีที่ output อยู่ระดับ 1

output ของวงจรจะอยู่ระดับ 1 ถ้า input บางตัวอยู่ระดับ 0  
 ค่า  $V_{cc}$  ที่  $R_1$  จะไบแอสให้ทรานซิสเตอร์  $Q_1$  ทำงาน ทำให้โวลต์เบสที่คอลเลคเตอร์  
 ของ  $Q_1$  มีค่าประมาณ 0.1 โวลต์ ซึ่งเป็นค่าที่ต่ำเกินที่จะไบแอส  $Q_2$  ให้ทำงาน  
 ค่าโวลต์เบสที่เบสของ  $Q_4$  ก็มีค่าเป็น 0 เพราะไม่มีกระแสผ่าน  $R_3$   $Q_4$  ก็จะ  
 ไม่ทำงาน ส่วนค่าโวลต์เบส  $+V_{cc}$  จะผ่าน  $R_2$  ทำให้  $Q_3$  ทำงาน output  
 ที่ได้จะมีค่าเท่ากับ  $V$  ซึ่งน้อยกว่า  $V_{cc}$  เนื่องจากโวลต์เบสไป drop ที่  $Q_3$  กับ  $D_1$





ในช่วง เปลี่ยนแปลง (switches state) โดโอด  $D_1$  จะทำหน้าที่ป้องกัน  $Q_3$  ไม่ให้ทำงานจนกว่า  $Q_4$  หยุดทำงาน

ค่าโวลต์เตจทาง output มีค่า


$$V_{OH} = V_{CC} - V_{BE(Q_3)} - V_F$$

โดย  $V_F$  เป็นโวลต์เตจที่  $D_1$  เมื่อถูกไบแอสตาม

กรณี output มีระดับลอจิกเป็น 0

ถ้าทุก input มีค่า  $+V$  output จะมีค่าใกล้ 0 โวลต์ ทรานซิสเตอร์  $Q_1$  ถูก input ไบแอสจนไม่ทำงาน ทรานซิสเตอร์  $Q_2$  ก็จะทำงาน และกระแสไฟจะไหลผ่าน  $R_3$  ทำให้มีโวลต์เตจเพียงพอที่จะทำให้  $Q_4$  ทำงาน ค่า output โวลต์เตจก็มีค่าประมาณ 0.1 โวลต์

เนื่องจาก  $Q_4$  กับ  $Q_2$  ทำงาน โวลต์เตจที่คอลเลคเตอร์ของ  $Q_2$  มี





ค่าประมาณ 0.8 โวลต์  $[(V_{BE})_{on} = 0.7 + (V_{CE})_{sat}]$  และโวลต์เตจที่  
 คอลเลกเตอร์ของ  $Q_4$  มีค่าประมาณ 0.1 โวลต์ ค่าโวลต์เตจที่อิมิตเตอร์ของ  $Q_3$   
 จะต้องมีค่าไม่น้อยกว่า 1.2 โวลต์  $[(V_{CE})_{sat} + V_{D1} + 0.4]$  จึงทำให้  
 โวลต์เตจที่เบสของ  $Q_3$  มีค่าน้อยกว่าที่อิมิตเตอร์  $Q_3$  ก็จะไม่ทำงาน

คุณสมบัติโดยทั่วไปของวงจร TTL คือ

- power dissipation            14    mw
- propagation delay            10    n sec.
- noise immunity                1     v

รูปที่ 26 เป็นตัวอย่างลอจิกเกตแบบ TTL แบบหนึ่ง เป็น 3 input  
 positive NAND gate - พร้อมทั้งไคแกรมของชาคอตาง ๆ



புறம் 26 ல் வரும் TTL SN7410 3 input positive NAND gate

เราขอ เปรียบ เทียบคุณสมบัติโดยทั่วไปของวงจรรีจิสเตอร์แบบต่าง ๆ  
ไว้ดังนี้

	RTL	DTL	TTL
1. ราคา	ต่ำ	ปานกลาง	สูง
2. power supply	3.6 V	5 V	5 V
3. power dissipation	2 mw	8 mw	14 mw
4. switching delay	50 ns	25 ns	10 ns
5. noise immunity	300 mv	1 V	1 V
6. fan-out	4-5	8	10

จะเห็นได้ว่า TTL มีค่า switching delay ต่ำที่สุด สามารถใช้  
ในวงจรที่มีความเร็วของ pulse สูง ๆ ได้ นอกจากนั้นค่า noise immunity  
ก็สูง ทำให้ปัญหาเรื่อง noise ลดลงได้มาก ลอจิกเกตจะไม่ทำงานเมื่อมี noise  
แทรกเข้า เช่นเดียวกับแบบ RTL ที่ลอจิกเกตอาจทำงานโดยที่เราไม่ต้องการ  
ถ้า noise มีค่าสูงเกิน 300 mv ค่า fan-out ของ TTL ก็สูงที่สุด คือสามารถ  
นำเอาลอจิกเกตมาต่อทาง output ของ TTL ได้จำนวนมากที่สุด

อย่างไรก็ตาม จะเห็นว่า TTL กินไฟมากที่สุด ถึง 14 mw ในขณะที่  
RTL ใช้เพียง 2 mw เท่านั้น ดังนั้นก่อนที่จะตัดสินใจใช้วงจรรีจิสเตอร์แบบ  
ใดลงไป เราจะต้องคำนึงถึงคุณสมบัติทุกข้อของมันด้วย เราอาจสรุปได้ว่า DTL  
มีคุณสมบัติปานกลางคืออยู่ระหว่าง TTL กับ RTL