

การออกแบบตราประจำมหาวิทยาลัยที่เปลี่ยนโครงแบบ "ได้อ่ายพลวัต"




ศุนย์วิทยทรัพยากร

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชาชีวกรรมคอมพิวเตอร์ ภาควิชาชีวกรรมคอมพิวเตอร์
คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย
ปีการศึกษา 2550

อิมสิทธิ์ของจุฬาลงกรณ์มหาวิทยาลัย

DESIGN OF DYNAMICALLY RECONFIGURABLE AES ENCRYPTION CIRCUIT



A Thesis Submitted in Partial Fulfillment of the Requirements
for the Degree of Master of Engineering Program in Computer Engineering
Department of Computer Engineering

Faculty of Engineering

Chulalongkorn University

Academic Year 2007

Copyright of Chulalongkorn University

501605

| | |
|-------------------|--|
| หัวข้อวิทยานิพนธ์ | การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์เพื่อเปลี่ยนโครงร่างแบบได้อ่ายพลวัต |
| โดย | นายพีระ ดันชีรวงศ์ |
| สาขาวิชา | วิศวกรรมคอมพิวเตอร์ |
| อาจารย์ที่ปรึกษา | ศาสตราจารย์ ดร.ประภาส งสกิตัยวัฒนา |

คณะกรรมการคณบดีคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย อนุมัติให้แนบวิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาบัณฑิต

๑๒๙ ๔๗๖

คณบดีคณะวิศวกรรมศาสตร์

(รองศาสตราจารย์ ดร.นฤบุญศิริ เดิมกิริรัตนวงศ์)

คณะกรรมการสอบวิทยานิพนธ์

ประธานกรรมการ

(รองศาสตราจารย์ ดร.สมชาย ประสิกธุ์ชุคระภูล)

ป.ดร. ธนา ใจมีธรรม อาจารย์ที่ปรึกษาวิทยานิพนธ์หลัก
(ศาสตราจารย์ ดร.ประภาส งสกิตัยวัฒนา)

กรรมการภายนอกมหาวิทยาลัย

(ผู้ช่วยศาสตราจารย์ ดร.เรนตะพัด วิภาคชนะนิช)

ไกรนลว

กรรมการ

(อาจารย์ ดร.เกรียงไกร ปานจาม)

ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

พิธี ด้านธุรวงศ์ : การออกแบบวงจรเข้ารหัส AES ที่เปลี่ยนโครงร่างแบบได้อัจฉริยะ
 (DESIGN OF DYNAMICALLY RECONFIGURABLE AES ENCRYPTION CIRCUIT)
 อ. ที่ปรึกษา : ศ.ดร.ประภาส จงสถิตย์วัฒนา, 70 หน้า.

วิทยานิพนธ์นี้เสนอการออกแบบวงจรเข้ารหัส AES ที่เปลี่ยนโครงร่างแบบได้อัจฉริยะ โดยใช้ชิปเพลชเชอร์ของ Xilinx รุ่น Spartan-3 การออกแบบดังกล่าววน返ทรัพยากรของอิเล็กทรอนิกส์เพื่อลดจำนวนทรัพยากรที่ใช้ใหม่ได้ โดยนำแนวคิดของการเปลี่ยนโครงร่างแบบอัจฉริยะมาประยุกต์เพื่อลดจำนวนทรัพยากรที่ใช้ในวงจร เนื่องจากทรัพยากรที่ใช้ในวงจรที่เปลี่ยนโครงร่างแบบได้อัจฉริยะนั้นจะถูกจำกัดโดยขนาดของวงจรส่วนที่ไม่สามารถเปลี่ยนโครงร่างได้และขนาดของวงจรย่อส่วนที่สามารถเปลี่ยนโครงร่างได้ที่ใหญ่ที่สุด ดังนั้นวงจรที่สามารถเปลี่ยนโครงร่างแบบได้อัจฉริยะจะสามารถมีขนาดเล็กกว่างจรปกติ ในการสร้างวงจรเข้ารหัส AES ที่เปลี่ยนโครงร่างแบบได้อัจฉริยะนี้นั้น เอฟพีจี XC3S200-4FT256 ต้องการทรัพยากรเพียง 349 สำลีช์ ในขณะที่ได้ปริมาณงาน 25 กิกะบิตต่อวินาที และ 16 เมกะบิตต่อวินาทีเมื่อสมมติให้ไม่มีเสียเวลาการเปลี่ยนโครงร่าง





4930487421 : MAJOR COMPUTER ENGINEERING

KEY WORD: AES / FPGA / Dynamic Reconfig

PEERA THONTIRAWONG : DESIGN OF DYNAMICALLY RECONFIGURABLE
AES ENCRYPTION CIRCUIT. THESIS ADVISOR : PROF.PRABHAS
CHONGSTITVATANA, Ph.D., 70 pp.

This thesis presents a design of a Dynamic Reconfigurable Advanced Encryption Standard (AES) encryption unit based on the Xilinx Spartan-3 FPGA platform. The proposed designs reuse the resource of FPGA by adapting the dynamic reconfiguration concept to reduce the number of resource used in the circuit. Since the resource used in a dynamic reconfigurable circuit is constrained by the size of static module and the largest reconfigurable module, so the dynamic reconfigurable circuit can be smaller than an ordinary circuit. The implementation of the dynamic reconfigurable AES encryption circuit on XC3S200-4FT256 requires only 349 slices, while achieving the throughput of 25 Kbps. If assume that there is no reconfiguration delay, the throughput becomes 16 Mbps.

| | | | |
|-------------------|-----------------------|---------------------|---|
| ศูนย์วิทยทรัพยากร | กุหลาบครามมหาวิทยาลัย | | |
| Department | Computer Engineering | Student's signature |  |
| Field of study | Computer Engineering | Advisor's signature |  |
| Academic year | 2007 | | |

กิตติกรรมประกาศ

ขอขอบคุณอาจารย์ที่ปรึกษาวิทยานิพนธ์ ศ.ดร.ประภาส จงสถิตย์วัฒนา ผู้เสียสละเวลาอันมีค่าให้กำปรึกษาที่เป็นประโยชน์ดีอ่อนน้อมถ่อมตน ตลอดจนเป็นผู้ชี้แนะแนวทางในการทำวิทยานิพนธ์ ขอขอบคุณคณะกรรมการสอบวิทยานิพนธ์ ผู้ให้คำแนะนำและชี้ขาดกพร่องที่ควรแก้ไข ทำให้วิทยานิพนธ์นี้เสร็จสมบูรณ์ได้

ขอขอบคุณสมาชิกในห้องปฏิบัติการวิจัยระบบอัจฉริยะ และเพื่อนๆ ในระดับบัณฑิตศึกษา ทุกคน ที่คือหัวใจสำคัญ ให้กำปรึกษา และช่วยสร้างบรรยายกาศที่ดีในการทำงานตลอดมา

ขอขอบคุณคณาจารย์ทุกท่านในภาควิชาวิศวกรรมคอมพิวเตอร์ ที่ช่วยสั่งสอนและ วางรากฐานความรู้อันเป็นประโยชน์ดีอ่อนน้อมถ่อมตน รวมทั้งให้คำชี้แนะที่เป็นประโยชน์ เสมอมา

ขอขอบคุณบุคลากรที่มาร่วมงาน สถาบันที่ให้ความรู้ที่มีประโยชน์อย่างยิ่ง รวมถึง โรงเรียนเตรียมอุดมศึกษา และโรงเรียนสาธิต มหา ปทุมวัน ซึ่งเป็นสถาบันที่ช่วยสร้างพื้นฐานความรู้

สุดท้ายนี้ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ ผู้ซึ่งเป็นกำลังใจ และขอให้ความช่วยเหลือ อวยพรเสมอมา ความสำเร็จนี้คงเกิดขึ้นไม่ได้หากไม่มีท่านทั้งสองให้การสนับสนุน



สารบัญ

หน้า

| | |
|---|----|
| บทคัดย่อภาษาไทย..... | 1 |
| บทคัดย่อภาษาอังกฤษ..... | 9 |
| กิตติกรรมประกาศ | 11 |
| สารบัญ..... | 13 |
| สารบัญตาราง..... | 14 |
| สารบัญภาพ..... | 15 |
| บทที่ 1 บทนำ..... | 1 |
| 1.1. ความเป็นมาและความสำคัญของปัจจุบัน..... | 1 |
| 1.2. วัตถุประสงค์ของการวิจัย..... | 2 |
| 1.3. ขอบเขตของการวิจัย | 2 |
| 1.4. ประโยชน์ที่คาดว่าจะได้รับ | 2 |
| 1.5. วิธีดำเนินงานวิจัย | 2 |
| 1.6. ผลงานที่ตีพิมพ์จากวิทยานิพนธ์ | 3 |
| บทที่ 2 ทฤษฎีและงานวิจัยที่เกี่ยวข้อง..... | 4 |
| 2.1. สถาปัตยกรรมของ Xilinx เอฟพีจีอรุ่น Spartan-3 (Xilinx Spartan-3 FPGA Architecture) | 4 |
| 2.2. การเปลี่ยนโครงแบบของ Xilinx เอฟพีจีอรุ่น Spartan-3 (Xilinx Spartan-3 FPGA Configuration) | 5 |
| 2.2.1. การเปลี่ยนโครงแบบด้วยวิธี SelectMAP | 8 |
| 2.2.2. ขั้นตอนการเปลี่ยนโครงแบบ | 10 |
| 2.3. การเปลี่ยนโครงแบบบางส่วน (Partial Reconfiguration)..... | 12 |
| 2.4. เออีอีส (AES: Advance Encryption Standard)..... | 16 |
| 2.4.1. อีชีบี (ECB: Electronic Codebook)..... | 19 |
| 2.4.2. ซีบีซี (CBC: Cipher Block Chaining) | 20 |
| 2.4.3. ซีอีฟบี (CFB: Cipher Feedback) | 20 |
| 2.4.4. โออีฟบี (OFB: Output Feedback)..... | 21 |
| 2.4.5. ซีทีอาร์ (CTR: Counter) | 22 |
| 2.5. งานวิจัยที่เกี่ยวข้อง | 23 |

| | |
|--|----|
| 2.5.1. การออกแบบหน่วยประมวลผลอิเล็กทรอนิกส์แบบด้านนั้นแบบเปลี่ยนโครงแบบได้ที่มีสมรรถนะสูงอย่างทึ่ง (Design of an Extremely High Performance Counter Mode AES Reconfigurable Processor) | 23 |
| 2.5.2. การออกแบบและสร้างแกนไอพีอิเล็กทรอนิกส์แบบเปลี่ยนโครงแบบได้ด้วยอิเล็กทรอนิกส์ (Design and Implementation of Reconfigurable AES IP Core using FPGAs)..... | 25 |
| 2.5.3. หน่วยประมวลผลร่วมอิเล็กทรอนิกส์แบบหน่วยความจำที่เปลี่ยนโครงแบบได้ (Reconfigurable Memory Based AES Co-Processor) | 26 |
| 2.5.4. การเปรียบเทียบกลวิธีที่ใช้ในการสร้างวงจรเข้ารหัสแบบอิเล็กทรอนิกส์เพื่อ | |
| (Comparison of various strategies of implementation of the algorithm of encryption AES on FPGA) | 27 |
| 2.5.5. วงจรเข้ารหัสอิเล็กทรอนิกส์แบบเปลี่ยนโครงแบบได้..... | 28 |
| บทที่ 3 การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อัจฉริยะพลวัต | 29 |
| 3.1. แนวคิดในการออกแบบ | 29 |
| 3.1.1. การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ | 29 |
| 3.1.2. การแยกย่อยวงจร | 33 |
| 3.1.3. การเปลี่ยนโครงแบบ | 36 |
| 3.1.4. หน่วยความคุณ | 39 |
| 3.1.5. แนวคิดโคลาลูป | 40 |
| 3.2. รายละเอียดการออกแบบ | 41 |
| 3.2.1. วงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อัจฉริยะพลวัต | 41 |
| 3.2.2. วงจรย่อของสบีอ็อกซ์ (S-box Module) | 44 |
| 3.2.3. วงจรย่อของมิกซ์คอลัมน์ (MixColumn Module) | 45 |
| 3.2.4. วงจรย่อของเอ็กซ์ออร์ (Xor Module) | 48 |
| 3.2.5. วงจรย่อของเรจิสเตอร์ (Register Module) | 48 |
| 3.2.6. หน่วยความคุณการเข้ารหัส (Encryption Control Unit) | 51 |
| 3.2.7. หน่วยความคุณการเปลี่ยนโครงแบบ (Reconfiguration Control Unit) | 54 |
| 3.2.8. หน่วยความจำโครงแบบ (Reconfiguration Memory) | 55 |
| 3.3. พฤติกรรมของวงจร | 55 |
| 3.4. ประสิทธิภาพของวงจร | 56 |
| 3.4.1. ขนาดของวงจร | 57 |
| 3.4.2. ความเร็วในการทำงาน | 58 |
| บทที่ 4 การตรวจสอบความถูกต้อง | 60 |

| | |
|--|----|
| 4.1. รายละเอียดการตรวจสอบ..... | 63 |
| 4.2. ผลการตรวจสอบ..... | 65 |
| บทที่ 5 สรุปผลการวิจัย และข้อเสนอแนะ | 66 |
| 5.1. สรุปผลการวิจัย | 66 |
| 5.2. ข้อเสนอแนะ | 66 |
| รายการอ้างอิง..... | 69 |
| ประวัติผู้เขียนวิทยานิพนธ์..... | 71 |



ศูนย์วิทยทรัพยากร อุปัลงกรณ์มหาวิทยาลัย

สารบัญตาราง

หน้า

| | |
|--|----|
| ตารางที่ 2.1 สัญญาณสำหรับการเปลี่ยนโครงแบบด้วยวิธี SelectMAP..... | 8 |
| ตารางที่ 2.2 แสดงเวลาปีกเครื่องของคอมพิวเตอร์..... | 11 |
| ตารางที่ 2.3 สมรรถนะของแกนไฟฟ้ออิเล็ต..... | 25 |
| ตารางที่ 2.4 สมรรถนะและทรัพยากรที่ใช้ของวงจรเออีอี..... | 26 |
| ตารางที่ 2.5 ประสิทธิภาพของวงจร Reconf2 และ Reconf3..... | 27 |
| ตารางที่ 3.1 ตารางแสดงจำนวนข้อมูลขาเข้าและขาออกของวงจรข่ายทั้งสี่..... | 34 |
| ตารางที่ 3.2 ตารางแสดงจำนวนบิตที่ต้องใช้ในการเก็บข้อมูลโครงแบบ..... | 38 |
| ตารางที่ 3.3 ตารางแสดงการแทนที่อีกซ์วายด้วยเอกสารนี้อีกซ์ของเออีอี (เลขฐานสิบหก)..... | 45 |
| ตารางที่ 3.4 แสดงรายละเอียดการส่งข้อมูลของวงจรข่ายที่อยู่บนชิปเดียวกันแต่ล่าบอนสัญญาณนาฬิกา..... | 47 |
| ตารางที่ 3.5 ตารางแสดงขนาดของวงจรข่ายที่สามารถทำได้อย่างพลวัต..... | 58 |
| ตารางที่ 3.6 ตารางแสดงความเร็วของวงจรข่ายที่สามารถทำได้อย่างพลวัต..... | 58 |
| ตารางที่ 3.7 ตารางแสดงจำนวนรอบสัญญาณนาฬิกาที่ใช้ในการทำงานแต่ละขั้นตอน..... | 59 |
| ตารางที่ 4.1 ตารางแสดงการใช้ไฟล์ชุดเวลาเดอร์กทดสอบแบบรู้จำตอน..... | 61 |
| ตารางที่ 4.2 ตารางแสดงการใช้ไฟล์ชุดเวลาเดอร์กทดสอบแบบมอนติคาร์โล..... | 62 |
| ตารางที่ 4.3 ตารางแสดงความถูกต้องในการทดสอบการเข้ารหัส..... | 65 |

ศูนย์วิทยาทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

สารบัญภาพ

หน้า

| | | |
|-------------|---|----|
| รูปที่ 2.1 | สถาปัตยกรรมของ Xilinx เอฟพีจีอรุ่น Spartan-3..... | 4 |
| รูปที่ 2.2 | การจัดเรียงของ Slice ภายใน CLB | 5 |
| รูปที่ 2.3 | แผนภาพการซ่อนต่อการเปลี่ยนโครงแบบด้วยวิธี Master และ Slave Serial | 6 |
| รูปที่ 2.4 | แผนภาพแสดงการซ่อนต่อการเปลี่ยนโครงแบบด้วยวิธี Slave Parallel..... | 7 |
| รูปที่ 2.5 | แผนภาพแสดงการซ่อนต่อการเปลี่ยนโครงแบบด้วยวิธี Master Parallel..... | 7 |
| รูปที่ 2.6 | ขั้นตอนการเปลี่ยนโครงแบบด้วยวิธี SelectMAP โดยการส่งข้อมูลอย่างต่อเนื่อง..... | 9 |
| รูปที่ 2.7 | ลำดับการทำงานของการเปลี่ยนโครงแบบ | 10 |
| รูปที่ 2.8 | กราฟแสดงเวลาเปิดเครื่องของเอฟพีจีอ | 10 |
| รูปที่ 2.9 | แผนภาพสาขางานของการเปลี่ยนโครงแบบด้วยวิธีอนุกรมและขนาด | 13 |
| รูปที่ 2.10 | แผนภาพสาขางานของการเปลี่ยนโครงแบบด้วยวิธี Boundary-Scan | 14 |
| รูปที่ 2.11 | ผังการออกแบบที่มีโมดูลที่สามารถเปลี่ยนโครงแบบได้ 2 โมดูล | 15 |
| รูปที่ 2.12 | การสร้าง bus macro ด้วย 3-state buffer | 16 |
| รูปที่ 2.13 | การสร้าง bus macro ด้วย CLB | 16 |
| รูปที่ 2.14 | ระเบียบวิธีการแทนที่ไบต์ (ByteSub) โดยอาศัยเอสบีอ็อกซ์ (S-box) | 17 |
| รูปที่ 2.15 | ระเบียบวิธีการเลื่อนเดา (ShiftRow) | 18 |
| รูปที่ 2.16 | ระเบียบวิธีการผสมหลัก (MixColumn) | 18 |
| รูปที่ 2.17 | ระเบียบวิธีการวนกีด์เดลารัน (AddRoundKey) | 18 |
| รูปที่ 2.18 | การดำเนินการใหม่คิชิบีจิ | 20 |
| รูปที่ 2.19 | การดำเนินการใหม่ดีอีอฟบี | 21 |
| รูปที่ 2.20 | การดำเนินการใหม่ดีอีอฟบี | 22 |
| รูปที่ 2.21 | การดำเนินการใหม่ดีทีอาร์ | 23 |
| รูปที่ 2.22 | การปรับปรุงการออกแบบวงจรเออีอส 1 | 24 |
| รูปที่ 2.23 | การปรับปรุงการออกแบบวงจรเออีอส 2 | 24 |
| รูปที่ 2.24 | แกนไอโอพิวชันเข้ารหัสເອີ້ເສແບນເປີເປັນໃໂຮງແບນໄດ້ (Reconfigurable AES IPCore)25 | 25 |
| รูปที่ 2.25 | การใช้ลือกหน่วยความจำแทนการแทนที่ไบต์และการหาสัมประสิทธิ์ของการผสมหลัก | 26 |
| รูปที่ 2.26 | ส่วนหนึ่งของวงจรเข้าและออกหัวສເອີ້ເສ | 27 |
| รูปที่ 3.1 | ความสัมพันธ์ระหว่างกระบวนการขยายกีด์และกระบวนการหารหัส | 29 |
| รูปที่ 3.2 | ความสัมพันธ์ของกระบวนการเปลี่ยนสถานะทั้งสี่และกระบวนการหารกีด์ | 30 |

| | |
|--|----|
| รูปที่ 3.3 ความสัมพันธ์ของกระบวนการเปลี่ยนสถานะทั้งสี่และกระบวนการหารากีทั้งสี่ | 30 |
| รูปที่ 3.4 กราฟแสดงความขึ้นต่อกันของกระบวนการเข้ารหัสอีอีอี | 31 |
| รูปที่ 3.5 กราฟแสดงลำดับการทำงานเมื่อพิจารณาตามลักษณะของวงจรข้อมูล | 32 |
| รูปที่ 3.6 กราฟแสดงการส่งข้อมูลระหว่างกระบวนการทั้งสี่ | 33 |
| รูปที่ 3.7 กราฟแสดงการส่งข้อมูลระหว่างกระบวนการทั้งแปดและวงจรเรจิสเตอร์ | 35 |
| รูปที่ 3.8 กราฟแสดงการส่งข้อมูลระหว่างวงจรข้อมูล | 35 |
| รูปที่ 3.9 กราฟแสดงการส่งข้อมูลระหว่างวงจรข้อมูลกับหลังการปรับปรุง | 36 |
| รูปที่ 3.10 แผนภาพแสดงวิธีการเปลี่ยนโครงแบบของอีฟพีจีอู่รุ่น Spartan-3 | 36 |
| รูปที่ 3.11 กราฟแสดงสัญญาณควบคุมการเปลี่ยนโครงแบบบางส่วน | 38 |
| รูปที่ 3.12 แผนภาพแสดงสถาปัตยกรรมของวงจรเข้ารหัสอีอีอีอีที่เปลี่ยนโครงแบบได้อย่างพลวัต | 41 |
| รูปที่ 3.13 แผนภาพแสดงทางเดินข้อมูลของวงจรเข้ารหัสอีอีอีอีที่เปลี่ยนโครงแบบได้อย่างพลวัต | 42 |
| รูปที่ 3.14 แผนภาพสถานะแสดงการทำงานระหว่างหน่วยควบคุมทั้งสอง | 43 |
| รูปที่ 3.15 แผนภาพแสดงวงจรของวงจรข้อมูลหลัก | 47 |
| รูปที่ 3.16 แผนภาพแสดงลักษณะการทำงานเก็บข้อมูลสถานะในเรจิสเตอร์แบบเลื่อน | 48 |
| รูปที่ 3.17 แผนภาพแสดงวงจรเรจิสเตอร์แบบเลื่อนภายในอีฟพีจีอู่รุ่น Spartan-3 | 49 |
| รูปที่ 3.18 แผนภาพแสดงตัวแทนรูปของข้อมูลสถานะก่อนและหลังกระบวนการเลื่อนแล้ว | 49 |
| รูปที่ 3.19 แผนภาพแสดงลักษณะในการส่งข้อมูลสถานะเพื่อกำกับกระบวนการเลื่อนแล้ว | 49 |
| รูปที่ 3.20 แผนภาพสถานะแสดงการทำงานของหน่วยควบคุมการเข้ารหัสอย่างย่อ | 51 |
| รูปที่ 3.21 แผนภาพสถานะแสดงการทำงานของหน่วยควบคุมการเปลี่ยนโครงแบบ | 54 |
| รูปที่ 3.22 แผนภาพแสดงการทำงานของวงจรเข้ารหัสอีอีอีอีที่สามารถเปลี่ยนโครงแบบได้ | 55 |
| รูปที่ 4.1 แผนภาพแสดงการทดสอบใหม่ด้วย | 60 |
| รูปที่ 4.2 แผนภาพแสดงการทดสอบใหม่ด้วย | 61 |
| รูปที่ 4.3 การทดสอบมอนติคาร์โลแบบอิชีบี | 63 |
| รูปที่ 4.4 การทดสอบมอนติคาร์โลแบบอิชีบี | 64 |

คุณสมบัติทรัพยากร คุณลักษณะมหาวิทยาลัย

บทที่ 1

บทนำ

1.1. ความเป็นมาและความสำคัญของปัจจุบัน

ระบบฝังตัว (embedded system) หมายถึงระบบประมวลผลเฉพาะทางที่ถูกออกแบบมาให้ทำงานอย่างโดยอัตโนมัติโดยเฉพาะ ต่างจากคอมพิวเตอร์ทั่วไป หรือคอมพิวเตอร์ส่วนบุคคล (PC) ที่ถูกออกแบบมาให้รองรับการทำงานที่หลากหลาย

เนื่องจากระบบฝังตัวถูกออกแบบมาให้ทำงานอย่างโดยอัตโนมัติโดยเฉพาะ จึงสามารถทำงานเฉพาะทางได้ดีกว่าคอมพิวเตอร์ทั่วไป เพราะผู้ออกแบบสามารถพัฒนาระบบฝังตัวให้มีประสิทธิภาพมากที่สุดได้ ไม่ว่าจะเป็นทางด้านสมรรถนะ, ทรัพยากร, พลังงาน และต้นทุนในการผลิต เราจึงเห็นได้ว่าระบบฝังตัวนั้นสามารถตอบได้ทั่วไปในชีวิตประจำวัน ไม่ว่าจะเป็นในโทรศัพท์มือถือ, โทรทัศน์, วิทยุ, รถยนต์ หรือแม้กระทั่งในนาฬิกาดิจิทัล

เอฟพีจีเอ (FPGA: Field Programmable Gate Array) เป็นวงจรรวม (IC: Integrated Circuit) ชนิดหนึ่งที่นิยมใช้ในการออกแบบหน่วยประมวลผลของระบบฝังตัวก่อนจะนำไปสร้างเป็นวงจรรวมเฉพาะงาน, ASIC (Application-Specific Integrated Circuit) เพราะเอฟพีจีเอมีความสามารถในการเปลี่ยนโครงร่าง (Reconfigurable) ทำให้ช่วยลดค่าใช้จ่ายในการออกแบบได้ ทำให้ผู้ออกแบบสามารถออกแบบระบบดิจิทัลที่มีความซับซ้อนได้รวดเร็วขึ้น

เมื่อก่อนนี้ว่าประมวลผลมีความซับซ้อนมากขึ้น ทำให้มีความจำเป็นต้องเพิ่มพื้นที่ขนาดของวงจรและพลังงานที่ใช้ในการประมวลผล แต่ด้วยความสามารถในการเปลี่ยนโครงร่างของเอฟพีจีเอ ทำให้เราสามารถออกแบบวงจรที่มีความซับซ้อนได้มากขึ้นในขณะที่ขนาดของวงจรเท่าเดิม เพราะเราสามารถเปลี่ยนโครงร่างของอุปกรณ์ได้อัตโนมัติ (Dynamic Reconfiguration) หรือเรียกอีกอย่างว่าเปลี่ยนโครงร่างของอุปกรณ์ขณะทำงาน (Run-Time Reconfiguration) ซึ่งนั่นในประโยชน์ของความสามารถในการเปลี่ยนโครงร่างบางส่วน (Partial Reconfiguration) ของเอฟพีจีเอ [1] ที่ทำให้เราสามารถเปลี่ยนวงจรในส่วนที่ไม่ถูกใช้งานในขณะนี้ ให้กลับเป็นอีกวงจรหนึ่ง ซึ่งทำให้เราสามารถใช้ทรัพยากรที่น้อยลงได้อัตโนมัติ

การออกแบบหน่วยประมวลผลที่มีขนาดใหญ่และซับซ้อนให้มีประสิทธิภาพนั้นทำได้หาก การประยุกต์แนวคิดการเปลี่ยนโครงร่าง ได้สามารถทำให้การออกแบบวงจรดังกล่าวให้มีประสิทธิภาพมากขึ้น ดังจะเห็นได้จากการวิจัยหลายงาน [2]-[5] ที่พยาบานพัฒนาการออกแบบวงจรที่สามารถเปลี่ยนโครงร่างได้อัตโนมัติ การประยุกต์แนวคิดการเปลี่ยนโครงร่างนั้น ซึ่งต้องอาศัยการแบ่งส่วนวงจรออกเป็นส่วนย่อยๆ

วงจรเข้าและออกครหัสเออีอีส (AES: Advance Encryption Standard) [6] ก็เป็นหนึ่งประมวลผลที่มีความซับซ้อน และมีขนาดใหญ่ ที่ชั้งสามารถพัฒนาให้มีประสิทธิภาพเพิ่มขึ้น ได้อีก

มาก ดังจะเห็นได้ว่ามีงานวิจัยหลายงาน [7]-[13] ที่นำเสนอแนวคิดต่างๆมาพัฒนาวงจรนี้ รวมถึงแนวคิดการเปลี่ยนโครงแบบด้วย แต่ก็ยังไม่มีงานวิจัยใดที่สร้างวงจรเข้ารหัสอิอีอสที่เปลี่ยนโครงแบบและทำงานอย่างต่อเนื่อง หรือมีการเปลี่ยนโครงแบบอย่างพลวัตได้จริง และเนื่องจากการเข้าและออกรหัสอิอีอสเป็นการเข้ารหัสที่เป็นมาตรฐาน และใช้กันอย่างแพร่หลาย นอกจากนี้ยังมีขั้นตอนวิธีการเข้ารหัสที่ซับซ้อน สามารถแบ่งการออกแบบวงจรเป็นส่วนย่อยๆได้โดยง่าย ซึ่งจะทำให้การประยุกต์แนวคิดการเปลี่ยนโครงแบบที่ได้จำกัดขึ้น

โครงงานวิจัยนี้จะนำเสนอการออกแบบของวงจรเข้ารหัสอิอีอส 128 บิต โดยใช้อาร์ชิคิวเม้นท์ความสามารถในการเปลี่ยนโครงแบบได้ของซอฟฟิล์มเบสที่เป็นแกนหลัก ซึ่งคาดว่าจะทำให้ได้วงจรที่มีขนาดเล็กลงกว่าที่มีอยู่ในปัจจุบัน

1.2. วัตถุประสงค์ของการวิจัย

เพื่อพัฒนาวงจรเข้ารหัสแบบอิอีอส 128 บิต ที่สามารถเปลี่ยนแปลงโครงแบบบางส่วนได้อย่างพลวัตบนอุปกรณ์ซอฟฟิล์ม

1.3. ขอบเขตของการวิจัย

1. งานวิจัยนี้จะสร้างวงจรเข้ารหัสแบบอิอีอสที่สามารถเปลี่ยนแปลงโครงแบบบางส่วนได้อย่างพลวัตบนอุปกรณ์ซอฟฟิล์มที่สนับสนุนการเปลี่ยนโครงแบบบางส่วนของ Xilinx เท่านั้น
2. วงจรเข้ารหัสแบบอิอีอสที่พัฒนาขึ้นสามารถเข้ารหัสข้อมูลแบบอิอีอส 128 บิต ได้อย่างถูกต้อง

1.4. ประโยชน์ที่คาดว่าจะได้รับ

สามารถสร้างวงจรเข้ารหัสแบบอิอีอส 128 บิตที่สามารถเปลี่ยนแปลงโครงแบบบางส่วนได้อย่างพลวัตบนอุปกรณ์ซอฟฟิล์ม

1.5. วิธีดำเนินงานวิจัย

1. ศึกษาการออกแบบวงจรที่สามารถเปลี่ยนโครงแบบได้อย่างพลวัต
2. ศึกษาการเข้ารหัสแบบอิอีอส
3. ออกแบบเข้ารหัสอิอีอสที่สามารถเปลี่ยนแปลงโครงแบบบางส่วนได้อย่างพลวัต
4. ทดสอบและปรับปรุง
5. พัฒนาประสิทธิภาพ
6. สรุปผลและเรียนรู้เชิงวิชาการ

1.6. ผลงานที่ได้พิมพ์จากวิทยานิพนธ์

ส่วนหนึ่งของวิทยานิพนธ์นี้ได้รับการตีพิมพ์เป็นบทความทางวิชาการในหัวข้อเรื่อง “Augmenting a Stack-based Virtual Machine with One-address Instructions for Performance Enhancement” โดย พรีระ ดันธีร่วงศ์ และ ศ.ดร.ประภาส จงสถิตย์วัฒนา ในงานประชุมวิชาการ “The International Conference in Embedded Systems and Intelligent Technology 2008 (ICESIT2008)” ณ โรงแรม Grand Mercure Fortune จังหวัดกรุงเทพ ในระหว่างวันที่ 27 - 29 กุมภาพันธ์ 2551

นอกจากนี้ยังได้รับการตอบรับให้ตีพิมพ์เป็น “Dynamic Reconfigurable AES Encryption Circuits” โดย พรีระ ดันธีร่วงศ์และ ศ.ดร.ประภาส จงสถิตย์วัฒนา ในงานประชุมวิชาการ “The 5th International Joint Conference on Computer Science and Software Engineering (JCSSE2008)” ณ Felix River Kwai Resort จังหวัดกาญจนบุรี ในระหว่างวันที่ 7 - 9 พฤษภาคม 2551




บทที่ 2

ทฤษฎีและงานวิจัยที่เกี่ยวข้อง

ในการพัฒนาวงจรที่สามารถเปลี่ยนแปลงโครงร่างบางส่วนได้อよ่างพลวัตบนอุปกรณ์อิเล็กทรอนิกส์ เราจำเป็นต้องมีความรู้เกี่ยวกับสถาปัตยกรรมของอุปกรณ์อิเล็กทรอนิกส์ [14],[15] และต้องมีความรู้เกี่ยวกับวิธีการเปลี่ยนโครงร่างของอุปกรณ์อิเล็กทรอนิกส์ [16] เป็นอย่างดี เพราะการออกแบบวงจรที่สามารถเปลี่ยนแปลงโครงร่างบางส่วนได้อよ่างพลวัตน์ ต้องอาศัยวิธีการเปลี่ยนโครงร่างบางส่วน (Partial Reconfiguration) [17] เพราะวงจรต้องมีส่วนที่เปลี่ยนแปลงโครงร่างไม่ได้ไว้ ควบคุมการเปลี่ยนโครงร่าง และเก็บข้อมูลที่ได้จากโครงร่างเก่า และส่งต่อไปยังโครงร่างใหม่ นอกจากนี้ การพัฒนาวงจรเข้ารหัสแบบ AES 128 บิตนั้น จะต้องใช้วิธีการเข้ารหัสโดยใช้ขั้นตอนวิธี Rijndael โดยทั้งหมดมีรายละเอียดดังนี้

2.1. สถาปัตยกรรมของ Xilinx เอฟพีจีเอรุ่น Spartan-3 (Xilinx Spartan-3 FPGA Architecture)




รูปที่ 2.1 สถาปัตยกรรมของ Xilinx เอฟพีจีเอรุ่น Spartan-3

อุปกรณ์อิเล็กทรอนิกส์ของ Xilinx รุ่น Spartan-3 มีส่วนประกอบที่สามารถโปรแกรมการทำงานได้อよึด 5 ส่วน คือ

1. บล็อกตรรกะที่สามารถเปลี่ยนโครงร่างได้ (CLB: Configurable Logic Block) ภายในบล็อก slice ซึ่งประกอบด้วยตารางกันหน้า (LUT: Look-Up Table) ซึ่งใช้คำนินกรากษา ตรรกะ และหน่วยเก็บข้อมูลท่านหน้าที่แทน ฟลิปฟล็อป (flip-flop) หรือแล็ช (latch) โดย slice จะมีการจัดเรียงดังในรูปที่ 2.2

2. บล็อกอินพุต/เอาต์พุต (IOB: Input/Output Block) ควบคุมการให้ผลของข้อมูลระหว่างเข้า/ออก (I/O pin) กับหน่วยตรรกะภายในอุปกรณ์
3. บล็อกแรม (Block RAM) เป็นหน่วยเก็บข้อมูลขนาด 18 กิโลบิต แบบช่องทางคู่ โดยแบ่งเป็น 16 กิโลบิตสำหรับข้อมูล และ 2 กิโลบิตสำหรับตรวจสอบความถูกต้อง (parity)
4. บล็อกคูณ (Multiplier Block) รับข้อมูลเดิมฐานสองขนาด 18 บิตจำนวน 2 ด้วยเพื่อคำนวณหาผลคูณ
5. บล็อกจัดการสัญญาณนาฬิกาแบบดิจิทัล (Digital Clock Manager, DCM) ใช้ปรับพิจัดด้วยตัวเอง (self-calibrating), กระจายสัญญาณนาฬิกา, หน่วงสัญญาณนาฬิกา, คูณสัญญาณนาฬิกา, หารสัญญาณนาฬิกา และปรับเพิ่มลดของสัญญาณนาฬิกา

ส่วนประกอบเหล่านี้ถูกจัดเรียงไว้ดังแสดงในรูปที่ 2.1 โดยส่วนประกอบทั้งห้านี้ได้ถูกเชื่อมโยงไว้ด้วยเครือข่ายเชื่อมโยง (interconnect) และสวิตซ์แมทริกซ์ (switch matrix) โดยแต่ละหน่วยจะมีสวิตซ์แมทริกซ์เป็นของตัวเอง




รูปที่ 2.2 การจัดเรียงของ Slice ภายใน CLB

2.2. การเปลี่ยนโครงร่างของ Xilinx เอฟพีจีเอรุ่น Spartan-3 (Xilinx Spartan-3 FPGA Configuration)


การเปลี่ยนโครงร่าง (Configuration) หรือการโปรแกรม Xilinx เอฟพีจีเอรุ่น Spartan-3 สามารถทำได้โดยการเขียนข้อมูลโครงร่างลงไปยังแล็คช์โครงร่างแบบเซมิอส (CCL: CMOS Configuration Latch) ซึ่งทำหน้าที่ควบคุมหน่วยการทำงานทั้ง 5 แบบและสั่นทำงานเชื่อมโยงทั้งหมด

การเปลี่ยนโครงร่างของ Xilinx เอฟพีจีเอรุ่น Spartan-3 มี 5 วิธี ได้แก่


1. Slave Serial Mode ในวิธีนี้อ่อฟพีจิจะรับข้อมูลโครงแบบในลักษณะของบิตอนุกรม (bit-serial) จากพรีอัมแบนอนุกรม หรือแหล่งข้อมูลแบบอนุกรมอื่นๆ โดยเข็ม CCLK ของอ่อฟพีจิในวิธีนี้จะทำงานแบบรับเข้า ดังแสดงให้เห็นโดยอ่อฟพีจิการทำงานในรูปที่ 2.3
2. Master Serial Mode ในวิธีนี้คือถ้าหากวิธี Slave Serial Mode แต่ต่างกันที่วิธีนี้อ่อฟพีจิจะเป็นผู้กำหนดสัญญาณนาฬิกา โดยเข็ม CCLK ของอ่อฟพีจิในวิธีนี้จะทำงานแบบสองทาง ดังแสดงให้เห็นโดยอ่อฟพีจิการทำงานในรูปที่ 2.3
3. Slave Parallel (SelectMAP) Mode วิธีนี้เป็นวิธีการเปลี่ยนโครงแบบที่รวดเร็วที่สุด โดยข้อมูลกว้างหนึ่งไบต์ (byte-wide) จะถูกจัดเก็บลงชั้นอ่อฟพีจิโดยมีสัญญาณ BUSY เป็นตัวบ่งชี้เพื่อควบคุมการโหลดของข้อมูล ดังแสดงในรูปที่ 2.4
4. Master Parallel (SelectMAP) Mode ในวิธีนี้คือถ้าหากวิธี Slave Parallel Mode แต่ต่างกันที่วิธีนี้อ่อฟพีจิจะเป็นผู้กำหนดสัญญาณนาฬิกา โดยเข็ม CCLK ของอ่อฟพีจิในวิธีนี้จะทำงานแบบสองทางคือรับเข้าและส่งออก ดังแสดงให้เห็นในรูปที่ 2.5
5. Boundary-Scan (JTAG) Mode (IEEE 1532 / IEEE 1149.1) ในวิธีนี้การเปลี่ยนโครงแบบของอ่อฟพีจิจะทำผ่าน IEEE 1149.1 Test Access Port (TAP) วิธี Boundary-Scan นี้เป็นไปตามมาตรฐาน IEEE 1149.1-1993 และ IEEE1532 สำหรับอุปกรณ์ที่สามารถเปลี่ยนโครงแบบได้ภายในระบบ (In-System Configurable, ISC)



รูปที่ 2.3 แผนภาพการเชื่อมต่อการเปลี่ยนโครงแบบด้วยวิธี Master และ Slave Serial



รูปที่ 2.4 แผนภาพแสดงการเชื่อมต่อการเปลี่ยนโครงร่างแบบคัวบวช Slave Parallel



รูปที่ 2.5 แผนภาพแสดงการเชื่อมต่อการเปลี่ยนโครงร่างแบบคัวบวช Master Parallel

2.2.1. การเปลี่ยนโครงแบบด้วยวิธี SelectMAP


ในการเปลี่ยนโครงแบบของ Xilinx เอฟพีจีเอกสารนี้ Spartan-3 ด้วยวิธี SelectMAP จะมีสัญญาณที่เกี่ยวข้องทั้งหมด 10 สัญญาณ ได้แก่ HSWAP_EN, M, D, BUSY, CS_B, RDWR_B, CCLK, INIT_B, DONE และ PROG_B ซึ่งมีรายละเอียดดังตารางที่ 2.1

ตารางที่ 2.1 สัญญาณสำหรับการเปลี่ยนโครงแบบด้วยวิธี SelectMAP

| Pin Name | FPGA Direction | Description |
|----------|------------------------------|--|
| HSWAP_EN | Input | User I/O Pull-Up Control. |
| M[2:0] | Input | Mode Select. Selects the FPGA configuration mode. |
| D[7:0] | Input | Data Input. |
| BUSY | Output | Busy Indicator. |
| CS_B | Input | Chip Select Input. Active Low. |
| RDWR_B | Input | Read/Write Control. Active Low write enable. |
| CCLK | Input | Configuration Clock. |
| INIT_B | Open-drain bidirectional I/O | Initialization Indicator. Active Low. Goes Low at the start of configuration during the Initialization memory clearing process. Released at the end of memory clearing, when mode select pins are sampled. |
| DONE | Open-drain bidirectional I/O | FPGA Configuration Done. Low during configuration. Goes high when FPGA successfully completes configuration. |
| PROG_B | Input | Program FPGA. Active Low. When assert Low for 500 ns or longer, forces the FPGA to restart its configuration process by clearing configuration memory and resetting the DONE and INIT_B pins once PROG_B returns High. |

การเปลี่ยนโครงแบบด้วยวิธี SelectMAP สามารถกระทำได้โดยส่งสัญญาณควบคุมไปยังเอฟพีจีเด้งรูปที่ 2.6 โดยสัญญาณในรูปเป็นการเปลี่ยนโครงแบบด้วยการส่งข้อมูลแบบไม่ต่อเนื่องสำหรับการเปลี่ยนโครงแบบโดยการส่งข้อมูลแบบไม่ต่อเนื่องจะมีขั้นตอนดังนี้ไป

กุญแจการแก้ไขอย่างดี



รูปที่ 2.6 ขั้นตอนการเปลี่ยนโปรแกรมแบบด้วยวิธี SelectMAP โดยการส่งข้อมูลอย่างต่อเนื่อง


ขั้นตอนการเปลี่ยนโปรแกรมแบบด้วยการส่งข้อมูลอย่างต่อเนื่องมีรายละเอียดดังนี้

1. สัญญาณ CS_B สามารถเป็นสถานะค่าต่ำตลอดเวลาได้ หากไม่มีการเปลี่ยนตัวเดียวที่ต้องอ่าน
2. สาย SelectMAP โดยสัญญาณนี้สามารถถูกดึงให้เป็นสถานะค่าเมอร์ไพร์ก์ได้
3. สัญญาณ RDWR_B สามารถเป็นสถานะค่าต่ำตลอดเวลาได้ หากไม่มีการอ่านข้อมูลลักษณะ
4. สำหรับสัญญาณ RDWR_B นี้จะต้องไม่มีการเปลี่ยนแปลงค่าขณะที่ CS_B เป็นสถานะค่าเพราจะทำให้เกิดการยกเลิกการเปลี่ยนโปรแกรม
5. ถ้าสัญญาณ CS_B ถูกทำให้เป็นสถานะค่าต่ำตลอดเวลา สัญญาณ BUSY จะถูกดึงลงเป็นสถานะค่าก่อนสัญญาณ INIT_B จะกลับเป็นสถานะสูง
6. เอฟพีจีจะอ่านสัญญาณ M[2:0] เพื่อเลือกวิธีการเปลี่ยนโปรแกรมในขณะที่สัญญาณ INIT_B เปลี่ยนเป็นสถานะสูง
7. ควรดึงสัญญาณ RDWR_B ให้เป็นสถานะค่าก่อนสัญญาณ CS_B เพื่อป้องกันการยกเลิกการเปลี่ยนโปรแกรมโดยไม่ตั้งใจ
8. ข้อมูลในตัวรากของสัญญาณ D[7:0] จะถูกอ่านในขอนสัญญาณขาเข้าของสัญญาณ CCLK หลังจากสัญญาณ CS_B ถูกดึงลงค่า
9. ข้อมูลโปรแกรมจะถูกอ่านหนึ่งไบต์ต่อหนึ่งขอนสัญญาณขาเข้าของสัญญาณ CCLK
10. เอฟพีจีจะเข้าสู่ขั้นตอน Startup หลังจากข้อมูลไปต่ำสุดท้ายถูกอ่าน
11. ขั้นตอน Startup จะดำเนินอยู่อย่างน้อย 8 รอบสัญญาณ CCLK
12. สัญญาณ DONE จะถูกดึงขึ้นสูงระหว่างขั้นตอน Startup

13. หลังจากเปลี่ยนโปรแกรมแบบสั้นสุด สัญญาณ CS_B สามารถอุปกรณ์ขึ้นสูงได้
14. หลังจากสัญญาณ CS_B อุปกรณ์ขึ้นสูง สัญญาณ RDWR_B สามารถอุปกรณ์ขึ้นสูงได้

2.2.2. ขั้นตอนการเปลี่ยนโปรแกรม

ขั้นตอนในการเปลี่ยนโปรแกรมของ Xilinx เอฟพีจีเอรุ่น Spartan-3 มีทั้งหมด 8 ขั้นตอน โดยทั้ง 8 ขั้นตอนจะแบ่งออกเป็น 3 กลุ่ม ได้แก่ การจัดเตรียม, การบรรจุกระแสข้อมูล และการเริ่มงาน ซึ่งมีลำดับการทำงานดังรูปที่ 2.7



รูปที่ 2.7 ลำดับการทำงานของการเปลี่ยนโปรแกรม


โดยแต่ละขั้นตอนมีรายละเอียดดังนี้

Wake from Reset

ขั้นตอนนี้สามารถเริ่มได้หลายวิธี ได้แก่

1. เมื่อเปิดเอฟพีจีเอ วงจร Power-On Reset (POR) ภายในเอฟพีจีจะทำให้เอฟพีจีรีเซ็ต จนกว่าแรงดันไฟฟ้าจะถึงระดับหนึ่ง
2. ระบบส่งสัญญาณ PROG_B ตัวเพื่อรีเซ็ตเอฟพีจี
3. รีเซ็ตโดยค่าสั่ง JPROGRAM ผ่าน JTAG

รูปที่ 2.8 และตารางที่ 2.2 แสดงความสัมพันธ์และเวลาของแรงดันไฟฟ้า, สัญญาณ INIT_B และสัญญาณ PROG_B



รูปที่ 2.8 กราฟแสดงเวลาเปิดเครื่องของเอฟพีจี

ตารางที่ 2.2 แสดงเวลาเปิดเครื่องของอเฟฟพีจีเอ

| สัญลักษณ์ | คำอธิบาย | เวลา |
|-------------|--|-----------------------|
| T_{POR} | เวลาตั้งแต่แรงดันไฟฟ้ามีค่าถึงระดับที่กำหนดจนกระหั่งอเฟฟพีจีเอ ดังหน่วยความจำโปรแกรมและเซอร์วิสและสัญญาณ INIT_B เปลี่ยนเป็นสถานะสูง | 5 – 7 มิลลิวินาที |
| T_{PL} | เวลาตั้งแต่สัญญาณ PROG_B เป็นสถานะสูงจนกระหั่งอเฟฟพีจีเอ ดังหน่วยความจำโปรแกรมและเซอร์วิสและสัญญาณ INIT_B เปลี่ยนเป็นสถานะสูง | 2 – 3 มิลลิวินาที |
| T_{PROG} | ระยะเวลาอ่อนโยนที่สุดสำหรับพัลส์ของ PROG_B ที่ใช้ในการรีเซ็ตอเฟฟพีจีเอ | 300 นาโนวินาที |
| T_{ICCK} | เวลาตั้งแต่สัญญาณ INIT_B เปลี่ยนเป็นสถานะสูงจนกระหั่งอเฟฟพีจีเอเริ่มขึ้นสัญญาณ CCLK สำหรับวิธีการเปลี่ยนโปรแกรมที่ให้อเฟฟพีจีเอเป็นด้วยความคุณ | 0.5 – 4 นาโนวินาที |
| T_{MINIT} | เวลาที่ใช้ในการตั้งค่าวิธีการเปลี่ยนโปรแกรม | 50 นาโนวินาที |

Clear Configuration Memory (Initialization)

หน่วยความจำโปรแกรมจะถูกดึงโดยอัตโนมัติหลังจากขึ้นตอน Wake from Reset ในระหว่างนี้อินพุต/เอาท์พุตจะเป็น High-Z หากเว้นส่วนที่เกี่ยวกับการเปลี่ยนโปรแกรมและ JTAG สัญญาณ INIT_B จะถูกดึงลงต่ำและถูกปล่อยเมื่อผ่านช่วง T_{POR} และ T_{PL} ตามรูปที่ 2.8 ที่สัญญาณ INIT_B ถูกบังคับให้เป็นสถานะต่ำได้จากภายนอก อเฟฟพีจีเอจะอยู่ในขั้นตอนนี้จนกว่าสัญญาณจะถูกปล่อย

Sample Control Pin

อเฟฟพีจีเอจะอ่านสัญญาณเดือดวิธีการเปลี่ยนโปรแกรม M[2:0] เมื่อสัญญาณ INIT_B กลับเป็นสถานะสูงหลังจากขั้นตอนการดึงหน่วยความจำโปรแกรม จากนั้นอเฟฟพีจีเอจะปล่อยสัญญาณนาฬิกา CCLK ถ้าเลือกให้อเฟฟพีจีเอเป็นผู้ควบคุมการเปลี่ยนโปรแกรม และอเฟฟพีจีเอจะเริ่มอ่านข้อมูลโปรแกรมทุกๆ รอบขาเข้าของสัญญาณนาฬิกา

Synchronization

ภายในกระแสนักการเปลี่ยนโปรแกรมของอเฟฟพีจีเอจะมี Synchronization Word อยู่ จำนวน 2 คำพิเศษนี้จะทำให้อเฟฟพีจีเอรู้ว่าข้อมูลถัดจากคำนี้เป็นข้อมูลโปรแกรมแต่ละชั้นซึ่งต้องเรียบเรียงข้อมูล โปรแกรมให้ตรงกัน

ความขาวและเนื้อหาของ Synchronization Word จะแตกต่างกันออกไปตามรุ่นของอเฟฟพีจี เอ โคลชัฟพีจีรุ่น Spartan-3 จะมี Synchronization Word ขาว 32 บิต และมีเนื้อความแสดงโคลชัฟฐานสิบหกเป็น 0xAA995566

Check Array ID

ในขั้นตอนนี้อเฟฟพีจีจะทำการตรวจสอบแอดว์ซ้อมูลไอดี (Array ID) ที่อยู่ภายในกระแซด ข้อมูลโครงแบบว่าตรงกับแอดว์ซ้อมูลไอดีภายในอเฟฟพีจีหรือไม่ เพื่อป้องกันการบรรจุข้อมูลโครงแบบลงบนอเฟฟพีจีโดยครุ่น

Load Configuration Data Frames

ในขั้นตอนนี้จะเป็นการบรรจุข้อมูลโครงแบบลงบนหน่วยความจำโครงแบบของอเฟฟพีจี เอ Cyclic Redundancy Check

หลังจากบรรจุข้อมูลโครงแบบเสร็จสิ้น อเฟฟพีจีจะทำการคำนวณซีอาร์ซี (CRC) จาก ข้อมูลโครงแบบและตรวจสอบกับข้อมูลซีอาร์ซีภายในกระแซดข้อมูล ถ้าผลลัพธ์ไม่ตรงกัน อเฟฟพีจีจะดึงสัญญาณ INIT_B ลงตัวและยกเลิกการเปลี่ยนโครงแบบ

Startup

ในขั้นตอนนี้จะเป็นการเริ่มการทำงานของอเฟฟพีจีอ ซึ่งในระหว่างการทำงานของขั้นตอนนี้สัญญาณ DONE จะถูกปล่อยให้เป็น High-Z

ขั้นตอนการเปลี่ยนโครงแบบทั้งหมดสามารถนิยามเป็นแผนภาพสายงาน ได้ดังแสดงในรูปที่ 2.9 และรูปที่ 2.10 โดยแผนภาพสายงานของวิธีอนุกรมและขนาดจะเป็นดังรูปที่ 2.9 ส่วน วิธี Boundary-Scan จะเป็นดังรูปที่ 2.10


2.3. การเปลี่ยนโครงแบบบางส่วน (Partial Reconfiguration)

การเปลี่ยนโครงแบบบางส่วนขณะดำเนินงาน (active partial reconfiguration) หรือการเปลี่ยนโครงแบบบางส่วน (partial reconfiguration) คือการเปลี่ยนโครงแบบที่กระทำขณะอุปกรณ์กำลังทำงาน โดยบางส่วนของอุปกรณ์สามารถถูกเปลี่ยนโครงแบบ ในขณะที่ส่วนที่เหลือที่ไม่เกี่ยวข้องกับส่วนที่เปลี่ยนโครงแบบสามารถทำงานได้อย่างปกติและไม่ได้รับผลกระทบจากการเปลี่ยนโครงแบบ


อุปกรณ์อเฟฟพีจีของ Xilinx มีรูปแบบการเปลี่ยนโครงแบบบางส่วนอยู่ 2 รูปแบบ [17] คือ

- การใช้มอดูลเป็นฐาน (Module-Based) เป็นการเปลี่ยนโครงแบบทั้งหมดของมอดูล โคลชัฟแบ่งมอดูลค่าๆ ที่ต้องการเปลี่ยนโครงแบบออกตามการคิดต่อระหว่างมอดูล โคลชัฟใช้ bus macro เป็นตัวกลางในการคิดต่อระหว่างมอดูล เมื่อจาก bus macro จะไม่เปลี่ยนแปลงระหว่างการเปลี่ยนโครงแบบเพื่อรับประกันความถูกต้องของการเชื่อมต่อ

2. การใช้ความแตกต่างเป็นฐาน (Difference-Based) สามารถทำได้โดยเปลี่ยนแปลงเพียงเล็กน้อยในการออกแบบจากนั้นจึงสร้าง bitstream เลพะส่วนที่มีความแตกต่าง การเปลี่ยนโครงแบบในรูปแบบนี้สามารถทำได้อ่อนไว้เรื่องจาก bitstream ที่ได้มีขนาดเล็ก




รูปที่ 2.9 แผนภาพสายงานของการเปลี่ยนโครงแบบด้วยวิธีอนุกรมและขนาด



รูปที่ 2.10 แผนภาพสายงานของการเปลี่ยนโครงร่างแบบด้วยชีวิท Boundary-Scan


สำหรับการเปลี่ยนโครงรูปแบบส่วนแบบ Module-Based นั้น 模塊ที่สามารถเปลี่ยนแปลงโครงรูปได้จะต้องมีคุณสมบัติดังต่อไปนี้

1. มอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้จะต้องมีความสูงเท่ากับความสูงของอุปกรณ์
2. มอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้จะต้องมีความกว้างอย่างน้อย 1 CLB (4 slices) และมากที่สุดเท่ากับความกว้างของอุปกรณ์ โดยขนาดจะต้องเป็นจำนวนเดือนของ CLB
3. คำแนะนำตามแนวโน้มของมอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้จะต้องเป็นไปตามข้อมูลของ CLB (4 slices)
4. ทุกสิ่งที่อยู่ในข้อมูลของมอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้ไม่ว่าจะเป็น Slice, TBUF, Block RAM, Multiplier, IOB และทรัพยากรสืบทางเชื่อมโยง จะถูกรวบอยู่ในกรอบ bitstream ของมอดูลสามารถที่เปลี่ยนแปลงโครงรูปได้ หากเว้นหน่วยตรวจสอบของสัญญาณพิเศษ เพราะหน่วยเหล่านี้มีกรอบ bitstream เป็นของตัวเอง
5. IOB ที่อยู่ติดกับมอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้ ถือเป็นส่วนหนึ่งของมอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้
6. มอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้จะติดต่อกับมอดูลอื่นด้วย bus macro ไม่ว่าจะเป็นมอดูลที่สามารถหรือไม่สามารถเปลี่ยนแปลงโครงรูปได้ก็ตาม
7. สถานะของหน่วยเก็บข้อมูลภายในมอดูลที่สามารถเปลี่ยนแปลงโครงรูปได้จะไม่เปลี่ยนแปลงขณะเปลี่ยนโครงรูปหรือภายนอกการเปลี่ยนโครงรูป




รูปที่ 2.11 ผังการออกแบบที่มีมอดูลที่สามารถเปลี่ยนโครงรูปได้ 2 มอดูล

ตามปกติแล้ว bus macro จะถูกสร้างมาจาก TBUF (3-state buffer) ดังรูปที่ 2.12 แต่วิธีนี้ไม่สามารถใช้ได้กับ Xilinx เอฟพีจีอ่อนรุ่น Spartan-3 เนื่องจาก Spartan-3 ไม่มี TBUF



รูปที่ 2.12 การสร้าง bus macro ด้วย 3-state buffer

ในงานวิจัยของ Patrick Lysaght, Brandon Blodget, Jeff Mason, Jay Young และ Brenden Bridgford [18] ได้นำเสนอวิธีการสร้าง bus macro โดยใช้ Slice แทน TBUF ดังรูปที่ 2.13 ซึ่งวิธีนี้ทำให้เราสามารถสร้าง bus macro บน Xilinx เอฟพีจีเอกสารุน Spartan-3 ได้



รูปที่ 2.13 การสร้าง bus macro ด้วย CLB

2.4. เอสีเอส (AES: Advance Encryption Standard)


เอสีเอส (AES: Advance Encryption Standard) [6] มีพื้นฐานมาจากทฤษฎี Rijndael [22] โดยเอสีเอสจะมีความยาวของคีย์และข้อความเป็น 128, 192 หรือ 256 บิต ขั้นตอนการทำงานของ การเข้ารหัสและอีกอย่างก่อนด้วย

1. ขั้นตอนการขยายคีย์ (KeyExpand)
2. ขั้นตอนการแทนที่ไบต์ (ByteSub)
3. ขั้นตอนการเลื่อนแถว (ShiftRow)
4. ขั้นตอนการผสมหลัก (MixColumn)
5. ขั้นตอนการนำคีย์แต่ละรอบ (AddRoundKey)

ขั้นตอนการขยายคีย์ (KeyExpand) เป็นกระบวนการเพื่อหาคีย์ที่ใช้เพื่อเปลี่ยนสถานะ (State: สถานะของข้อมูล) เมื่อข้อมูลมีการเปลี่ยนแปลงโดยกระบวนการใดๆ ก็ตาม สถานะจะเปลี่ยนไป ของข้อมูลที่เข้ามายังได้เป็นผลลัพธ์สุดท้ายของการ加密 ซึ่งจะมี 10 รอบ ด้วยกันโดยระบุวิธีเป็น


```
Nk = 4;
KeyExpansion(byte Key[4*Nk] word W[Nb*(Nr+1)])
{
    for(i = 0; i < Nk; i++)
        W[i] = (Key[4*i],Key[4*i+1],Key[4*i+2],Key[4*i+3]);
    for(i = Nk; i < Nb * (Nr + 1); i++)
    {
        temp = W[i - 1];
        if (i % Nk == 0)
            temp = SubByte(RotByte(temp)) ^ Rcon[i / Nk];
        W[i] = W[i - Nk] ^ temp;
    }
}
*NK - ความกว้างของคีย์หารด้วย 32 , Nb - ความกว้างของ block (ข้อมูล) หารด้วย 32
*SubByte เป็นฟังก์ชันที่สร้างโดยคำนึง look-up ซึ่งจะคืนค่าที่ถูกต้องมา
*Rcon เป็นตัวคงที่ที่ใช้ในตารางที่มีในแต่ละรอบ
```

ขั้นตอนการแทนที่ไบต์ (ByteSub) เป็นการแทนค่าเดิมด้วยวิธีการห้ามคุณแบบผูกตัว (Multiplicative Inverse) บนฟีลด์ขั้น GF(28) หรือวิธีใช้ตารางแทนค่าโดยการนำข้อมูลเข้าไปปั่น ผลลัพธ์ที่ซื้อว่าเป็นสบีอักษร (S-box) ดังรูปที่ 2.14




รูปที่ 2.14 ระบุวิธีการแทนที่ไบต์ (ByteSub) โดยอาศัยสบีอักษร (S-box)

ขั้นตอนการเลื่อนแถว (ShiftRow) เป็นสถานะที่ทำการเลื่อนชั้นแบบเป็นวงหรือ cyclic left shift โดยจำนวนครั้งที่เลื่อนขึ้นอยู่กับแฉนนๆ ดังแสดงในรูปที่ 2.15




รูปที่ 2.15 ระเบียบวิธีการเดือนแಡว (ShiftRow)

ขั้นตอนการผสมหลัก (MixColumn) กือการนำหลักแต่ละหลักของอินพุตมาพิจารณาแบบ GF(2⁸) แล้วนำไปคูณ模ดูลו (Multiply modulo) ด้วย $x^4 + 1$ กับพหุนาม ' $03 \cdot x^3 + 01 \cdot x^2 + 01 \cdot x + 02$ ' ดังรูปที่ 2.16



รูปที่ 2.16 ระเบียบวิธีการผสมหลัก (MixColumn)

ขั้นตอนการบวกคีย์แต่ละรอบ (AddRoundKey) เป็นกระบวนการเปลี่ยนสถานะของข้อมูลการท้า XOR กับคีย์ในรอบนั้นๆ ดังที่แสดงในรูปที่ 2.17



รูปที่ 2.17 ระเบียบวิธีการบวกคีย์แต่ละรอบ (AddRoundKey)

ลำดับการท้างานในรอบที่ 1 – 9 จะใช้ RoundKey(State, RoundKey) เมื่อสิ้นสุดแต่ละรอบ ก็จะใช้ KeyExpand(RoundKey, Rcon) ในการหา RoundKey ของรอบถัดไป

```

Round(State, RoundKey)
{
    ByteSub(State);
    ShiftRow(State);
    MixColumn(State);
    AddRoundKey(State, RoundKey);
}

```

ส่วนการทำจราจรอบสุดท้ายจะทำการทำ MixColumn(State) แล้วจบการทำจราจรด้วย

```
AddRoundKey(State)
```

```

FinalRound(State, RoundKey)
{
    ByteSub(State);
    ShiftRow(State);
    AddRoundKey(State, RoundKey);
}

```

สำหรับการถอดรหัสมีขั้นตอนกระบวนการที่ไม่แตกต่างจากการเข้ารหัสเท่าไรนัก เพียงแค่เปลี่ยนลำดับการทำจราจรของแต่ละรอบเท่านั้นดังนี้

```

InvRound(State, RoundKey)
{
    AddRoundKey(State, RoundKey);
    InvMixColumn(State);
    InvShiftRow(State);
    InvByteSub(State);
}

```

เช่นเดียวกับการทำจราจรเข้ารหัส การถอดรหัสในรอบสุดท้ายก็มีความแตกต่างเพียงเล็กน้อย

```

InvRound(State, RoundKey)
{
    AddRoundKey(State, RoundKey);
    InvShiftRow(State);
    InvByteSub(State);
}

```

โดยพิจารณาที่ขั้นตอนด้านล่าง Inv มีการทำงานตรงข้ามกับพิจารณาที่ไม่มี Inv นำหน้า

นอกจากนี้ในการนำไปใช้งานจริงจำเป็นต้องมีวิธีการดำเนินการ (Operation) มาเกี่ยวข้อง โดยทั่วไปแล้วการดำเนินการมีอยู่ 5 โหมดได้แก่ อิบีซี (ECB: Electronic Codebook), ซีบีซี (Cipher Block Chaining), ซีอฟบี (CFB: Cipher Feedback), โออีฟบี (OFB: Output Feedback) และ ซีทีอาร์ (CTR: Counter)

2.4.1. อิบีซี (ECB: Electronic Codebook)

เป็นการดำเนินการแบบพื้นฐานที่สุด ทำการแบ่งข้อความที่เข้ามาให้มีขนาดเท่ากันกันแล้วใช้ฟอร์จักร์เข้ารหัสแล้วก็จะได้ผลลัพธ์ กำหนดให้ P เป็นข้อความใหญ่ที่แบกออกเป็นข้อความย่อยๆ ดังนี้

$$P = \{P_1, P_2, \dots, P_L\}$$

เมื่อข้อความถูกเข้ารหัสด้วยฟังก์ชัน E จะได้เป็นข้อความที่ถูกเข้ารหัสแล้ว

$$C = \{C_1, C_2, \dots, C_L\}$$

โดย $C_j = E_k(P_j)$ คือการเข้ารหัสของ P_j โดยใช้กีด้วย K


ข้อเสียของการดำเนินการโหมดนี้คือการถูกโจมตีได้ง่าย ผู้ไม่หวังดีสามารถทำการถอดรหัสได้โดยง่ายโดยอาศัยจุดอ่อนจากการสังเกตการเข้ารหัสที่ได้ผลลัพธ์เหมือนเดิมตลอด

2.4.2. ชีบีซี (CBC: Cipher Block Chaining)

การดำเนินการประเภทนี้ถูกสร้างเพื่อปิดช่องโหว่ที่เกิดขึ้นในอัลกอริทึมด้วยการเข้ารหัสแบบค้อนเมือง ข้อความของข้อมูลต้องไปที่ถูกนำมาเข้ารหัสมีค่าเป็นเท่าไรก็ขึ้นอยู่กับข้อความในรอบที่แล้วด้วย ส่งผลให้ผู้ไม่หวังดีถอดรหัสได้ยากขึ้นเมื่อใช้การเข้าและถอดรหัสดังนี้


| | |
|----------|---------------------------------------|
| เข้ารหัส | $C_j = E_k(P_j \text{ xor } C_{j-1})$ |
| ถอดรหัส | $P_j = D_k(C_j) \text{ xor } C_{j-1}$ |

แสดงได้เป็นดังรูปที่ 2.18



$$P_j = C_j \text{ xor } L_b(E_K(X_j))$$

$$X_{j+1} = R_{56}(X_j) \parallel C_j$$



รูปที่ 2.19 การดำเนินการโหมดชีเอฟบี

เห็นได้ว่าไม่มีการใช้ฟังก์ชันอุดรหัสมาเก็บข้อมูลเนื่องจากฟังก์ชันอุดรหัสใช้เวลาทำงานที่มากกว่าฟังก์ชันการเข้ารหัส ข้อเสียของวิธีดำเนินการแบบนี้คือเมื่อข้อมูลที่ผู้รับรับได้เกิดความผิดพลาดขึ้นก็จะทำให้ข้อมูลที่ถูกส่งต่อถูกมาผิดพลาดไปด้วย

2.4.4. โอเอฟบี (OFB: Output Feedback)

ลักษณะการทำงานคล้ายๆ กันชีเอฟบีสามารถแสดงด้วยสมการดังนี้


$$O_j = L_b(E_K(X_j))$$

$$X_{j+1} = R_{56}(X_j) \parallel O_j$$

$$C_j = P_j \text{ xor } O_j$$

สิ่งที่แตกต่างกันคือการต่อสอดร่องด้วย O_j จุดประสงค์ที่เพื่อเป็นการปิดกั้นไม่ให้ความผิดพลาดในการรับส่งถูกส่งต่อไปในข้อมูลที่ตามมาภายหลัง ดังรูปที่ 2.20

**ศูนย์วิทยาทรัพยากร
อุสาลงกรณ์มหาวิทยาลัย**



รูปที่ 2.20 การดำเนินการใหม่โดยอเนกประสงค์

ข้อเสียของการดำเนินการใหม่นี้คือสามารถถูกไขมีได้ง่าย เช่น ในการมีที่ผู้ไม่หวังดีรู้ดึง P_j และ C_j ก็รู้ดึง O_j ได้จากสมการ

$$O_j = C_j \text{ xor } P_j$$

เมื่อรู้ O_j ก็สามารถสร้างข้อความเท็จขึ้นมาได้จาก

$$C'_j = P'_j \text{ xor } O_j$$

2.4.5. ชีทีอาร์ (CTR: Counter)

วิธีดำเนินการนี้เน้นจะสำหรับกับการนำไปประยุกต์ในการทำงานแบบขนานเพราะข้อความถูกเข้ารหัสไปพร้อมๆ กัน ไม่ต้องรอข้อความก่อนหน้า สมการการดำเนินการเป็นดังนี้


$$X_j = X_{j-1} + 1$$

$$O_j = L_k(E_k(X_j))$$

$$C_j = P_j \text{ xor } O_j$$

ดังรูปที่ 2.21

ศูนย์วิทยาทรัพยากร อุสาลงกรณ์มหาวิทยาลัย




รูปที่ 2.21 การดำเนินการโหมดซีทีอาร์

2.5. งานวิจัยที่เกี่ยวข้อง

2.5.1. การออกแบบหน่วยประมวลผล aes อีสแบบตัวนับแบบเปลี่ยนโครงร่างได้ที่มีสมรรถนะสูงอย่างยิ่ง (Design of an Extremely High Performance Counter Mode AES Reconfigurable Processor)


งานวิจัยของ Yongzhi Fu, Lin Hao, Xuejie Zhang และ Rujin Yang [7] นี้ได้เสนอวิธีการสร้างชุด aes อีสแบบตัวนับ (counter mode) บน Xilinx เอฟพีจีอ่อน Virtex-II โดยในงานวิจัยนี้ใช้วิธีการ loop unrolling, inner round pipelining และ outer round pipelining ซึ่งมีรายละเอียดังแสดงในรูปที่ 2.22 และรูปที่ 2.23 ซึ่งวงจรสุดท้ายที่ได้มีสมรรถนะสูงมากถึง 27.1 กิกะบิตต่อวินาที แต่ก็ใช้ทรัพยากรูปมากด้วยเช่นกัน


**ศูนย์วิทยทรัพยากร
อุปกรณ์มหावิทยาลัย**



a. General Architecture b. Loop Unrolled Architecture c. Outer Round Pipelining

รูปที่ 2.22 การปรับปรุงการออกแบบนวัตกรรมอีอีส 1




a. Inner Round Pipelining b. Mixed Inner an Outer Round Pipelining

รูปที่ 2.23 การปรับปรุงการออกแบบนวัตกรรมอีอีส 2

2.5.2. การออกแบบและสร้างแกนไอพีอีเอสแบบเปลี่ยนโครงแบบได้ด้วยอิฟีอีเอส (Design and Implementation of Reconfigurable AES IP Core using FPGAs)

งานวิจัยของ Xu Jian, Liu Yuan-feng, Dai Zi Bin และ Sun Yi [8] ได้เสนอแกนไอพี (IP Core) ที่ใช้เข้าหรือออกครั้งที่สี่อีเอส โดยแกนไอพินี้สามารถทำงานได้ทั้งในแบบ 128 บิต, 192 บิต และ 256 บิต และด้วยการออกแบบโดยอาศัยการเปลี่ยนโครงแบบทำให้ประหยัดหน่วยตัวราก (Logic Element) ได้ถึงร้อยละ 43 และประหยัดบิตหน่วยความจำ (Memory Bit) ได้ร้อยละ 17 สถาปัตยกรรมจะเป็นดังรูปที่ 2.24



รูปที่ 2.24 แกนไอพีวงจรเข้าหรือออกอีเอสแบบเปลี่ยนโครงแบบได้ (Reconfigurable AES IP Core)

เนื่องจากต้องการประหยัดทรัพยากรที่ใช้งาน ดังนั้นงานวิจัยขึ้นนี้จึงมีการประยุกต์ระบบการเปลี่ยนโครงแบบเข้าไปใช้กับหน่วยเอสบีอีซี (S-Box unit) โดยค่าในเอสบีอีซีจะเปลี่ยนไปให้สอดคล้องกับการเข้าหรือออกครั้งที่สี่ในขณะนั้นเพื่อลดทรัพยากรที่ใช้ ซึ่งสมรรถนะที่ได้เป็นดังตารางที่ 2.3 โดยจะเห็นว่าแกนไอพีในแบบสุดท้ายจะประหยัดทรัพยากรได้มากที่สุดเมื่อจากอัตราเรซบีอีซีที่เปลี่ยนโครงแบบได้


ตารางที่ 2.3 สมรรถนะของแกนไอพีอีเอส

| IP-CORE support key lengths(bits) | System Clock fmax(MHz) | Area | |
|-----------------------------------|------------------------|-------------|------|
| | | Memory bits | LEs |
| 128 | 70.11 | 65536 | 1550 |
| 192 | 65.34 | 65536 | 2052 |
| 256 | 61.26 | 65536 | 2554 |
| 128/192/256 | 60.34 | 32768 | 2612 |

* 2 LEs เทียบเท่า 1 CLB

2.5.3. หน่วยประมวลผลร่วมเมมเบอร์ชิปเบสที่เปลี่ยนโครงแบบได้ (Reconfigurable Memory Based AES Co-Processor)

งานวิจัยของ Ricardo Chaves, Georgi Kuzmanov, Stamatis Vassiliadis และ Leonel Sousa [9] นี้ได้เสนอวงจรเข้าและออกครึ่งส่วนของอีโอดีที่พัฒนาขึ้นบน Xilinx เอฟพีจีอ่อน Virtex-II Pro โดยอาศัยลือกหน่วยความจำ (BRAM) แบบช่องทางคู่ (dual port) ในการพัฒนาสมรรถนะของการเข้าและออกครึ่งส่วน




รูปที่ 2.25 การใช้ลือกหน่วยความจำแบบการแทนที่ใบต์และการหาสัมประสิทธิ์ของการพสมหลัก

จากรูปที่ 2.25 จะเห็นว่างานวิจัยนี้ได้ใช้ลือกหน่วยความจำแบบช่องทางคู่ 1 บล็อกแทนการแทนที่ใบต์ 2 อันและการหาสัมประสิทธิ์ที่ต้องใช้ในการพสมหลัก 2 อันเนื่องจากการเลื่อนແ雕 และการแทนที่ใบต์สามารถสลับกันได้ซึ่งจะได้วงจรที่ทำการแทนที่ใบต์, เลื่อนແ雕 และพสมหลักสำหรับการเข้าและออกครึ่งส่วนรูปที่ 2.26

จากแนวคิดข้างต้น ทำให้ได้วงจรที่มีสมรรถนะสูงและใช้ทรัพยากร้าดังแสดงให้เห็นในตารางที่ 2.4

ตารางที่ 2.4 สมรรถนะและทรัพยากรที่ใช้ของวงจรอีโอดี

| | Slices | BRAM | Frequency (MHz) | Throughput (GBPs) | Latency (cycles) |
|--------------------------------|-----------|------|--------------------|----------------------|---------------------|
| folded | 515(5%) | 12 | 182 | 2.33 | 10 |
| unfolded (inter-pipelining) | 3168(32%) | 80 | 156 | 19.95 | 10 |
| unfolded (intra-pipelining) | 3513(36%) | 80 | 271 | 34.7 | 30 |



รูปที่ 2.26 ส่วนหนึ่งของวงจรเข้าและถอดรหัส aes

2.5.4. การเปรียบเทียบกลวิธีที่ใช้ในการสร้างวงจรเข้ารหัสแบบ aes บน fpga

(Comparison of various strategies of implementation of the algorithm of encryption AES on FPGA)

ในงานวิจัยของ Oscar Perez, Yves Berville, Camel Tanougast และ Serge Weber [10] ได้นำเสนอวงจรเข้ารหัสแบบ aes 128 บิตด้วยวิธีการทำงานแบบสายท่อ (Pipelining) และการเปลี่ยนโครงร่าง (Reconfiguration) โดยใช้ Xilinx เอฟพีจีเอ XC2V6000 ซึ่งในการวิจัยนี้จะแบ่งส่วนของวงจรเข้ารหัสออกเป็นสองมอdule เพื่อใช้ในการเปลี่ยนโครงร่าง คือ

1. มอคูลขยาย基 (Expansion Ki Module)
2. มอคูลไซฟอร์ (Cipher Module)

โดยทั้งสองส่วนนี้จะถูกโปรแกรมลงบนเน็ฟพีจีเอเมื่อจำเป็นต้องใช้งานเท่านั้น นอกจากนี้ขั้งไก่ทดลองสร้างวงจรเข้ารหัสโดยใช้แนวคิดการเปลี่ยนโครงร่างออกมาร่องแบบ ได้แก่ Reconf2 และ Reconf3 ซึ่งทั้งสองแบบนี้มีข้อแตกต่างกัน ที่ Reconf2 จะมีการกระชาบลูป (Unrolling Loop) แต่ Reconf3 ไม่ทำ ซึ่งผลลัพธ์ที่ได้จากการทั้งสองเป็นดังตารางที่ 2.5

ตารางที่ 2.5 ประสิทธิภาพของวงจร Reconf2 และ Reconf3

| | CLBs | BRAMs | Throughput (Mbps) |
|---------|------|-------|-------------------|
| Reconf2 | 2905 | 0 | 43448 |
| Reconf3 | 321 | 0 | 4273 |

แต่ในงานวิจัยนี้ ไม่ได้กล่าวถึงวิธีและจำนวนบิตที่ใช้ในการเปลี่ยนโครงแบบ แต่ได้ค้นคว้าเวลาที่ใช้ในการเปลี่ยนโครงแบบเอาไว้

2.5.5. วงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้

ในงานวิจัยของเจน โซดิ ศรีพรประเสริฐ และประภาส จงสอดิษฐ์วัฒนา [12], [13] ได้เสนอวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้ โดยใช้มัลติเพลกเชอร์ช่วยในการเปลี่ยนโครงแบบ โดยจะแบ่งวงจรออกเป็น 6 ส่วน ดังนี้

1. หน่วยควบคุม (Control Unit) ใช้ควบคุมการทำงานทั้งหมด
2. รีจิสเตอร์แบงก์ (RegisterBank) ใช้เก็บข้อมูลสถานะและคีย์
3. วงจรสลับเปลี่ยน (Transposer) ทำหน้าที่สลับข้อมูลที่จะเข้าวงจร ใช้เพื่อรักษาความลับ
4. วงจรขยายคีย์ (KeyExpansion) ทำกระบวนการขยายคีย์
5. วงจรไชเพอร์อีฟี (CipherSB) ทำการวนการแทนที่ไปที่
6. วงจรไชเพอร์เม็กซ์ (CipherMX) ทำการวนการเลื่อนแทรด, กระบวนการผสมหลัก และกระบวนการบวกคีย์เพลารอน

วงจนี้ใช้ทรัพยากรเพียง 10,830 เกตสมมูล และสามารถทำงานได้ที่ความถี่สูงสุด 75.6 เมกะเฮิรตซ์ โดยใช้จำนวนสัญญาณพิกัดทั้งสิ้น 202 รอบในการเข้ารหัส

แต่ในงานวิจัยขึ้นนี้ ไม่ได้ทำการเปลี่ยนโครงแบบของอฟฟิซิโอ แต่ใช้มัลติเพลกเชอร์ช่วยในการจัดการเปลี่ยนโครงแบบ นั่นหมายความว่าถ้ามีการเปลี่ยนโครงแบบจริง อาจจะต้องใช้ทรัพยากรมากขึ้น หรือมีสมรรถนะลดลงได้

จากการวิจัยที่เกี่ยวข้องทั้งหมดด้าน จะเห็นว่ามีงานวิจัยหลายขั้นที่น่าสนใจดังนี้
 1. การเปลี่ยนโครงแบบมาใช้เพื่อลดจำนวนทรัพยากรที่ใช้ แต่ยังไม่มีงานวิจัยใดที่แสดงให้เห็นว่ามีการสร้างวงจรที่เปลี่ยนโครงแบบอย่างผลวัดได้จริง ดังจะเห็นได้ว่างงานวิจัยของ Xu, Jian, Liu, Yuan-feng, Dai Zi Bin และ Sun Yi [8] ได้ใช้วิธีการเปลี่ยนข้อมูลในลีอกแรมเพื่อทำให้วงจรอีฟีมีค่า สามารถใช้ได้ทั้งการเข้ารหัสและถอดรหัส ซึ่งไม่ได้เป็นการทำงานค่อนเนื่องกัน ค่อนมา Oscar Perez, Yves Berviller, Camel Tanougast และ Serge Weber [10] ได้เปรียบเทียบวงจรเข้ารหัสที่สามารถเปลี่ยนโครงแบบได้กับวงจรอื่น แต่ไม่ได้กล่าวถึงวิธีการเปลี่ยนโครงแบบ แต่ได้ค้นคว้าเวลาที่ใช้ในการเปลี่ยนโครงแบบไว้ทำให้ไม่อาจสรุปได้ว่างจริงในงานวิจัยนี้มีการเปลี่ยนโครงแบบได้จริง จากนั้นเจน โซดิ ศรีพรประเสริฐ และประภาส จงสอดิษฐ์วัฒนา [12], [13] ได้เสนอวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้ แต่ใช้มัลติเพลกเชอร์ช่วยในการเปลี่ยนโครงแบบแทนการเปลี่ยนโครงแบบของอฟฟิซิโอ ซึ่งจะเห็นได้ว่าการเปลี่ยนโครงแบบอย่างผลวัดของวงจรเข้ารหัสนั้นเป็นหัวข้อที่น่าสนใจ และมีแนวโน้มที่จะช่วยประหยัดทรัพยากรได้

บทที่ 3

การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่าย่างพลวัต

3.1. แนวคิดในการออกแบบ

การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ให้เป็นวงจรที่สามารถเปลี่ยนโครงแบบได้อ่าย่างพลวัต นั้น จำเป็นต้องมีความเข้าใจการเข้ารหัสอิเล็กทรอนิกส์อย่างละเอียด จากนั้นจึงนำอะไหล่ชนิดใดๆ ก็ได้มาประกอบในวงจร ไม่ว่าจะเป็น IC ประเภทใดก็ตาม ที่สามารถทำงานได้ตามที่ต้องการ ไม่ต้องคำนึงถึงขนาด IC ที่ใช้ แต่ต้องคำนึงถึงความเร็วและประสิทธิภาพ ซึ่งจะทำให้สามารถประมวลผลได้เร็วและมีประสิทธิภาพมากขึ้น


3.1.1. การออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์

เนื่องจากการออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่าย่างพลวัตในงานวิจัยชิ้นนี้ มีจุดประสงค์เพื่อออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์ที่มีขนาดเล็ก วงจรเข้ารหัสอิเล็กทรอนิกส์ที่เหมาะสม สำหรับการนำมาเปลี่ยนโครงแบบจึงควรมีขนาดเล็ก แต่มีโครงสร้างไม่ซับซ้อน เพื่อให้สามารถนำไปใช้งานได้จริง

เพื่อสร้างวงจรเข้ารหัสอิเล็กทรอนิกส์ที่มีขนาดเล็ก แต่มีโครงสร้างไม่ซับซ้อน ความเข้าใจในระเบียบวิธีการเข้ารหัสอิเล็กทรอนิกส์จึงเป็นสิ่งที่สำคัญ ซึ่งการเข้ารหัสอิเล็กทรอนิกส์แบบ 128 บิตมีการทํางานทั้งสิ้น 10 รอบ โดยในแต่ละรอบสามารถแบ่งออกเป็น 2 ขั้นตอนใหญ่ๆ คือ

- กระบวนการขยายคีย์ (KeyExpansion)
- กระบวนการรหัส (Cipher)


โดยทั้งสองขั้นตอนมีความสัมพันธ์กันดังรูปที่ 3.1



โดยกระบวนการรหัสซึ่งสามารถแบ่งย่อยออกໄไปได้เป็นอีก 4 ขั้นตอน ได้แก่

- กระบวนการแทนที่ไนต์ (SubBytes) – เป็นกระบวนการเปลี่ยนแปลงสถานะของข้อมูลโดยการแทนที่ด้วยค่าในเอนบีอีซี
- กระบวนการเดินแพลท (ShiftRows) – เป็นกระบวนการเปลี่ยนแปลงสถานะของข้อมูลโดยการเดินแพลท
- กระบวนการผสมหลัก (MixColumns) - เป็นกระบวนการเปลี่ยนสถานะของข้อมูลโดยการผสมเดลท่าหลัก

4. กระบวนการนวนกีดีแล็ครอบ (AddRoundKey) – เป็นกระบวนการเปลี่ยนแปลงสถานะของข้อความโดยการทำอีกซอร์กันกีดีในรอบนั้นๆ เมื่อนำกระบวนการทั้งสี่มาผูกเข้ากับกระบวนการนวนหาคีดีจะได้ความสัมพันธ์ดังรูปที่ 3.2



รูปที่ 3.2 ความสัมพันธ์ของกระบวนการเปลี่ยนสถานะทั้งสี่และกระบวนการนวนหาคีดี
นอกจากนี้กระบวนการนวนหาคีดีสำหรับเข้ารหัสเพื่อเปลี่ยนสถานะของข้อความยังสามารถแบ่งออกเป็น 4 กระบวนการย่อยๆ ได้แก่


- กระบวนการเลื่อนคำ (RotWord) – เป็นกระบวนการเปลี่ยนแปลงคีดีชั่วคราวโดยนำคีดีในหลักสุดท้ายมาทำการเลื่อนหลัก
- กระบวนการแทนที่คำ (SubWord) – เป็นกระบวนการเปลี่ยนแปลงคีดีชั่วคราวโดยการแทนที่ด้วยค่าในอีสเน็อกซ์ ขั้นตอนนี้สามารถสลับลำดับกับกระบวนการเลื่อนคำได้
- กระบวนการนวนก่ำค่าคงที่ของแต่ละรอบ (XorRcon) – เป็นกระบวนการเปลี่ยนแปลงคีดีชั่วคราวที่ผ่านกระบวนการหั่งสองข้างด้านโดยการทำอีกซอร์กันค่าคงที่ของแต่ละรอบ (Round Constant: Rcon)
- กระบวนการนวนกีดี (XorKey) – เป็นกระบวนการเปลี่ยนแปลงคีดีโดยการทำอีกซอร์กันคีดีชั่วคราวที่ผ่านกระบวนการหั่งสามข้างทั้มนาแล้ว



รูปที่ 3.3 ความสัมพันธ์ของกระบวนการเปลี่ยนสถานะทั้งสี่และกระบวนการนวนหาคีดีทั้งสี่
นอกจากการทำงานที่สามารถแบ่งออกได้เป็นสองขั้นตอนให้ญี่ปุ่นข้างด้านแล้ว กระบวนการนวนเข้ารหัสอีสเน็อกซ์สามารถวิเคราะห์ด้วยกราฟแสดงความขึ้นต่อกันของกระบวนการนวนหาคีดี การวิเคราะห์จะง่ายด้วยกราฟแบบนี้จะพิจารณาจากความเป็นอิสระต่อกันในการทำงาน ซึ่งจะช่วยให้เห็นว่าขั้นตอนใดมีความสำคัญต่อกันໄດ้จำกัดขึ้น

กราฟที่ใช้อินิยาประกอบด้วยจุดยอดหรือกระบวนการทำงาน และเส้นเชื่อมแบบมีพิกัด แสดงความขึ้นต่อกันของกระบวนการนวนหาคีดี โดยจุดยอดที่มีเส้นเชื่อมดึงกันจะไม่เป็นอิสระต่อกันหรือไม่สามารถทำงานพร้อมๆ กันໄได้ โดยกระบวนการที่อยู่ตรงกลางลูกศรของเส้นเชื่อมจะต้องขอ

ให้กระบวนการก่อนหน้าหรือกระบวนการที่อยู่ตรงทางลูกศรของเส้นเชื่อมเสรีจก่อนแล้วจึงจะสามารถทำงานได้ ซึ่งกราฟแสดงความขึ้นต่อ กันของกระบวนการเข้ารหัส AES เป็นดังรูปที่ 3.4



รูปที่ 3.4 กราฟแสดงความขึ้นต่อ กันของกระบวนการเข้ารหัส AES

จากรูปที่ 3.4 จะเห็นได้ว่ากระบวนการแทนที่ในตัวและกระบวนการเดือนแผลสามารถลับลำดับการทำงานได้ แต่มีความขึ้นต่อ กัน เช่นเดียวกับกระบวนการการเลื่อนคำและกระบวนการแทนที่คำ กระบวนการผสมหลักจะต้องทำงานหลังจากกระบวนการแทนที่ในตัวและกระบวนการเดือนแผล กระบวนการวนกิจที่จะต้องทำหลังกระบวนการวนกิจคำคงที่ของแต่ละรอบซึ่งจะทำงานหลังจากกระบวนการเดือนคำและกระบวนการแทนที่คำเท่านั้น สำหรับกระบวนการวนกิจที่แต่ละรอบนั้น จะเป็นกระบวนการสุดท้ายของการทำงานในแต่ละรอบของการเข้ารหัส AES


เมื่อวิเคราะห์กระบวนการทั้งหมดของการเข้ารหัส AES จะพบว่าในการเข้ารหัส AES นั้นจะมีวงจรข้อบัญญัติสำคัญในการเข้ารหัสทั้งสิ้น 4 วงจร ได้แก่

1. วงจรเอสบีอ็อกซ์ (S-box Circuit) – ใช้ในกระบวนการแทนที่ในตัวและกระบวนการแทนที่คำ
2. วงจรเลื่อน (Shift Circuit) – ใช้ในกระบวนการเดือนแผลและกระบวนการเดือนคำ
3. วงจรผสมหลัก (MixColumn Circuit) – ใช้ในกระบวนการผสมหลัก
4. วงจรเอ็กซ์อร์ (Xor Circuit) – ใช้ในกระบวนการวนกิจที่แต่ละรอบ, กระบวนการวนกิจคำคงที่ของแต่ละรอบ และกระบวนการวนกิจที่

เนื่องจากกระบวนการขยายกิจสามารถทำได้ 2 วิธี ก็คือ ทำไปพร้อมๆ กับกระบวนการรับรหัส หรือทำการวนการขยายกิจให้เสร็จสิ้นทุกรอบก่อนและจัดกิจของแต่ละรอบไว้ แล้วจึงค่อยเริ่มกระบวนการรับรหัส เมื่อพิจารณาถึงจุดประสงค์ของการออกแบบวงจรเข้ารหัส AES ที่เปลี่ยนโครง

แบบໄດ້ນີ້ຈະພວນວ່າ ການທຳກະບຽນການຂາຍເກີຍໄປພວ່ອມາກັນກະບຽນກາຮ້າສັບເປັນກາງເລືອກທີ່ເໜີມສົມກວ່າ ເນື່ອຈາກຈະຫຼວຍປະຫຼວງຈະຮັນວ່າຄວາມຈຳທີ່ໃຊ້ຈຳເກີຍໄດ້

ເນື່ອຈັດລຳດັບບັນດອນການທຳຈານທີ່ຈະແປດຕາມລັກມະນະອງຈະຈົບທີ່ດ້ວຍໃຊ້ທັງສິປະເກາ ແລ້ວ ຈະໄດ້ລຳດັບຂອງຈະຈົບທີ່ຈະດ້ວຍໃຊ້ໃນການເຂົ້າຮ້າສັເອົກເສດຖະກິບທີ່ 3.5 ໂດຍຈຸດຂອດແສດງກະບຽນກາຮ້າສັບເປັນນີ້ ທີ່ສຳຫັກແສດງຄວາມໄມ່ເປັນອີສະຕ່ຕ່ອກັນ ໂດຍກະບຽນກາຮ້າທີ່ອູ້ຕຽງປາຍດູກຄຣອງເສັນເຊື່ອມຈະດ້ວຍຮອ ໄກກະບຽນກາຮ້າກ່ອນທັນໜ້າເຊື້ອກະບຽນກາຮ້າທີ່ອູ້ຕຽງຫາງດູກຄຣອງເສັນເຊື່ອມເສົ໊າຈົກ່ອນແລ້ວຈີ່ຈະ ສາມາດທຳຈານໄດ້ ແລະກອນແສດງຈະຈົບທີ່ໃຊ້ໃນການທຳຈານ ສ່ວນລຳດັບຂອງການທຳຈານຈະແສດງໄດ້ ໂດຍ ການເບີງລຳດັບຈາກນົລງລ່າງ ໂດຍກະບຽນກາຮ້າທີ່ອູ້ດ້ານນັບຈະທຳຈານກ່ອນກະບຽນກາຮ້າດ້ານລ່າງ




ຮູບທີ່ 3.5 ກາຮ້າແສດງລຳດັບການທຳຈານເນື່ອພິຈາລະຕາມລັກມະນະອງຈະຈົບທີ່

ຈະເຫັນໄດ້ວ່າໃນຮູບທີ່ 3.5 ກະບຽນກາຮ້າສັເອົກເສດຖະກິບຈັດລຳດັບການທຳຈານຕາມປະເກາທີ່ອງຈະຈົບທີ່ໄດ້ອ່ານຸ່ມບູຮັດ ນັ້ນໜາຍຄວາມວ່າໃນການທຳຈານທີ່ຈະຮອນຂອງກາຮ້າສັເອົກເສ ເຮົາສາມາດຈະໃຊ້ຈະຈົບທີ່ຈະເປັນໄປໄດ້ໄວ້ຈຳກັດທີ່ຈະທຳໄກ້ການແນ່ງຈະຈົບທີ່ເປັນໄປໄດ້ໄວ້ຈຳກັດ

3.1.2. การแยกย่อของรอบ

ในทัวร์ช้อที่แล้ว วงจรเข้ารหัส AESได้ถูกแบ่งออกเป็น 4 ส่วน ซึ่งวงจรข่ายทั้งสี่นี้จะเป็นวงจรส่วนที่ถูกเปลี่ยนโครงแบบบันทึกหมายความว่า ในขณะใดขณะหนึ่งจะมีวงจรข่ายเพียงวงจรเดียวในส่วนนี้ที่ทำงานอยู่ ซึ่งการแยกย่อของวงจร AESออกเป็นสี่ส่วนเพื่อการเปลี่ยนโครงแบบบันทึกในส่วนนี้ที่ทำงานอยู่ ซึ่งมีการส่งข้อมูลระหว่างกระบวนการทั้งสี่น้ำหนึ่งเป็นกราฟ จะได้กราฟแสดงการส่งข้อมูลดังรูปที่ 3.6 โดยจุดยอดของกราฟแทนกระบวนการทำงาน และเส้นเชื่อมแบบมีพิเศษแสดงการส่งข้อมูลจากกระบวนการหนึ่งไปสู่อีกกระบวนการหนึ่ง โดยให้จุดยอดที่ปลายเส้นเชื่อมคือด้านหลังลูกศรแทนกระบวนการที่ส่งข้อมูล และจุดยอดที่ปลายเส้นเชื่อมคือด้านหน้าลูกศรแทนกระบวนการที่รับ โดยในที่นี้จะให้เส้นเชื่อมแบบเส้นทึบแทนการส่งข้อมูลสถานะของข้อความ และเส้นเชื่อมแบบเส้นประแทนการส่งข้อมูลคีย์ข้อมูล สำหรับกระบวนการแสดงด้วยค่าดับบล์ของจุดยอด โดยจุดยอดทางซ้ายแทนกระบวนการที่เกิดก่อน และจุดยอดทางขวาแสดงกระบวนการที่เกิดขึ้นหลัง



รูปที่ 3.6 กราฟแสดงการส่งข้อมูลระหว่างกระบวนการทั้งสี่

จากรูปที่ 3.6 จะเห็นว่ามีการส่งข้อมูลสองประเภท ได้แก่ ข้อมูลสถานะของข้อความ และข้อมูลคีย์ และเมื่อพิจารณาค่าดับบล์ของกระบวนการเปลี่ยนวงจรข่ายและการส่งข้อมูล จะพบว่ามีการส่งข้อมูลข้ามวงจรข่าย ดังจะเห็นได้จากการส่งข้อมูลคีย์จากกระบวนการเดือนก้าวเป็นวงจรเดือนไปข้างกระบวนการบวกค่าคงที่ของแต่ละรอบซึ่งเป็นวงจรอีกชุดหนึ่น เป็นการส่งข้อมูลข้ามวงจรทั้งหมดหลักไป เพื่อให้ความสะดวกในการออกแบบวงจรเข้ารหัส AES ที่เปลี่ยนโครงแบบได้อย่างพลวัต และเพื่อให้วงจรส่วนที่สามารถเปลี่ยนโครงแบบได้มีขนาดเล็ก การส่งข้อมูลระหว่างวงจรข่ายทั้งสี่

จึงควรส่งข้อมูลผ่านวงจรเรจิสเตอร์ที่ทำหน้าที่เก็บข้อมูลสถานะของข้อความและข้อมูลกิจซึ่งรวมไปถึงข้อมูลกิจชั่วคราว (Temporary Key: Temp) และค่าคงที่ของเดลารอน

เมื่อพิจารณาขนาดข้อมูลข้าเข้าและข้อมูลข้าออกของวงจรบ่อยห้องสีแล้ว จะพบว่าวงจรทั้งสี่มีขนาดข้อมูลข้าเข้าและข้าออกไม่เท่ากันดังแสดงในตารางที่ 3.1

ตารางที่ 3.1 ตารางแสดงจำนวนข้อมูลข้าเข้าและข้าออกของวงจรบ่อยห้องสี

| Circuit | Input 1 (bit) | Input 2 (bit) | Output (bit) |
|-----------|---------------|---------------|--------------|
| S-box | 8 | - | 8 |
| Shift | 32 | - | 32 |
| MixColumn | 32 | - | 32 |
| Xor | 1 | 1 | 1 |


จากตารางที่ 3.1 จะเห็นว่าวงจรเอสนีกซ์มีข้อมูลข้าเข้า 8 บิตและมีข้อมูลข้าออก 8 บิต วงจรผสมหลักใช้ข้อมูลข้าเข้าขนาด 32 บิตและให้ข้อมูลข้าออกขนาด 32 บิต ซึ่งถือว่ามีขนาดใหญ่ที่สุดในกระบวนการการห้องสี และวงจรเอ็กซ์ออร์มีข้อมูลข้าเข้า 2 บิต เมื่อออกจากมีต้องใช้ข้อมูลข้าเข้า 2 ตัวในการเอ็กซ์ออร์ และให้ข้อมูลข้าออก 1 บิต

สำหรับวงจรเลื่อนนั้นถือเป็นวงจรที่ไม่เหมือนกับวงจรบ่อยห้องสีอื่นๆ โดยวงจรอื่นๆ จะมีตัวแทนร่างของข้อมูลข้าเข้าตรงกับตัวแทนร่างของข้อมูลข้าออก แต่ตัวแทนร่างของข้อมูลข้าเข้าของวงจรเลื่อนนั้น ไม่ตรงกับตัวแทนร่างของข้อมูลข้าออก แต่มีพิจารณาที่ข้อมูลขนาด 32 บิต จะพบว่าตัวแทนร่างของข้อมูลนั้นตรงกัน

เมื่อพิจารณาจากข้อมูลข้าเข้าและข้าออกของวงจรบ่อยห้องสีแล้ว จะพบว่าการใช้ทางเดินข้อมูล (datapath) ขนาด 32 บิต เป็นทางเลือกที่เหมาะสมที่สุด เพราะจะทำให้สามารถออกแบบวงจรบ่อยห้องส์ที่สามารถทำงานเสร็จได้ภายในหนึ่งรอบสัญญาณไฟก้างห้องสีวงจร แต่เนื่องจากงานวิจัยนี้มีจุดมุ่งหมายเพื่อสร้างวงจรเข้ารหัสเอสนีกซ์ที่มีขนาดเล็ก การใช้ทางเดินข้อมูลขนาดเล็กจึงมีประโยชน์มากกว่า ได้แก่ วงจรขนาดเล็กกว่าวงจรที่ใช้ทางเดินข้อมูลขนาดใหญ่ และเมื่อพิจารณาถึงการออกแบบวงจรบ่อยห้องสีนี้ จะพบว่าวงจรเอสนีกซ์เป็นวงจรที่มีขนาดใหญ่ที่สุด ดังจะเห็นได้ว่ามีงานวิจัยหลาภูมิที่พยายามลดขนาดวงจรเอสนีกซ์ การใช้ทางเดินข้อมูลขนาด 32 บิตจะทำให้ต้องมีวงจรเอสนีกซ์ถึง 4 วงจร ซึ่งเป็นการเสียเปลืองทรัพยากร ในงานวิจัยนี้จึงเลือกใช้ทางเดินข้อมูลขนาด 8 บิตซึ่งมีขนาดเล็กกว่า เพราะจะทำให้ได้วงจรบ่อยห้องสีที่มีขนาดเล็กกว่า


เมื่อพิจารณาเฉพาะการส่งข้อมูลระหว่างกระบวนการทั้งหมดกับวงจรเรจิสเตอร์ และพิจารณาถึงการใช้ทางเดินข้อมูลขนาด 8 บิต จะได้กราฟการส่งข้อมูลดังรูปที่ 3.7 โดยให้เส้นเชื่อมแต่ละเส้นแทนทางเดินข้อมูลขนาด 8 บิต กราฟการส่งข้อมูลในรูปที่ 3.7 นี้ไม่มีการแสดงผลลัพธ์การทำงานของกระบวนการต่างๆ เมื่อจากเป็นกราฟการส่งข้อมูลระหว่างวงจรบ่อยห้องสีจะเห็นได้ว่าใน

กระบวนการแทนที่ค่า และกระบวนการแทนที่ใบต์มีข้อมูลขาเข้าและขาออกขนาด 8 บิต กระบวนการเลื่อนค่า, กระบวนการเลื่อนแคลว และกระบวนการผสมหลักมีข้อมูลขาเข้าและขาออกขนาด 32 บิต ส่วนกระบวนการบวกค่าคงที่ของเดลรอน, กระบวนการบวกคีย์ และกระบวนการบวกคีย์แต่ละรอบมีข้อมูลขาเข้าขนาด 16 บิตและข้อมูลขาออกขนาด 8 บิต




รูปที่ 3.7 กราฟแสดงการส่งข้อมูลระหว่างกระบวนการทั้งแปดและวงจรเรจิสเตอร์

จากรูปที่ 3.7 เพื่อให้สามารถมองภาพของการส่งข้อมูลระหว่างวงจรได้ง่ายขึ้น กราฟแสดงการส่งข้อมูลระหว่างวงจรย่อยทั้งสี่และวงจรเรจิสเตอร์ซึ่งเป็นดังรูปที่ 3.8



รูปที่ 3.8 กราฟแสดงการส่งข้อมูลระหว่างวงจรย่อย

จากรูปที่ 3.8 จะเห็นว่า วงจรเลื่อนและวงจรผสมหลักนี้ มีการใช้ทางเดินข้อมูลทั้งขาเข้า และขาออกมากกว่า 8 บิต ซึ่งมีพิจารณาที่วงจรเลื่อนนั้นจะพบว่า วงจรเลื่อนนั้นสามารถสร้างได้โดยการเลือกการสลับ ไปด้วยข้อมูลให้ถูกต้องเท่านั้น และเนื่องจากภายในวงจรเรจิสเตอร์นั้น จะต้องมีมัลติเพลกเซอร์ (Multiplexor) และดีโคดเดอร์ (Decoder) อญ্তเพื่อเลือกข้อมูลขาเข้าและ ข้อมูลขาออกของวงจรย่อยทั้งสี่อยู่แล้ว ซึ่งถ้าออกแบบวงจรเรจิสเตอร์ให้เหมาะสม วงจรเรจิสเตอร์ จะสามารถใช้แทนวงจรเลื่อนได้ ซึ่งรายละเอียดของวงจรเรจิสเตอร์จะแสดงในหัวข้อที่ 3.2.5 นอกจากนี้เราซึ่งสามารถออกแบบวงจรผสมหลักให้มีข้อมูลขาเข้าและข้อมูลขาออกเพียงชาร์ 8 บิต "ได้โดยอาศัยฟลิตอปป์ชั่วขาข้อมูลไว้ ซึ่งจะทำให้ข้อมูลขาออกในค์แรกถูกหน่วงไว้ 4 รอบ สัญญาณมาพิกัดหลังจากใส่ข้อมูลขาเข้าไปต่อ ก็จะรายละเอียดของการออกแบบวงจรผสมหลักนี้ จะแสดงในหัวข้อที่ 3.2.3 ซึ่งกราฟการส่งข้อมูลสุดท้ายจะเป็นดังรูปที่ 3.9



รูปที่ 3.9 กราฟแสดงการส่งข้อมูลระหว่างวงจรข้อมูลภายในหลังการปรับปรุง


จากรูปที่ 3.9 วงจรเข้ารหัสอีอีสนีจะประกอบด้วยวงจรย่ออย่างที่ใช้ในการเปลี่ยนแปลงข้อมูลทั้งสิ้น 4 วงจร ซึ่งแบ่งออกเป็นสองประเภท ได้แก่

1. วงจรที่ไม่สามารถเปลี่ยนโครงร่างแบบได้ ได้แก่ วงจรเรจิสเตอร์ (Register Circuit)
2. วงจรที่สามารถเปลี่ยนโครงร่างแบบได้ ได้แก่ วงจรเอสบีอีกซ์ (S-box Circuit), วงจรผสมหลัก (MixColumn Circuit) และวงจรเอ็กซ์ออร์ (Xor Circuit) ซึ่งวงจรทั้งสามวงจรนี้จะถูกเปลี่ยนโครงร่างแบบสลับกันไปเรื่อยๆ

3.1.3. การเปลี่ยนโครงร่าง

จากที่ได้กล่าวไว้ข้างต้น วิธีการเปลี่ยนโครงร่างของอินพุตชิปอ่อนุรุ่น Spartan-3 มี 5 วิธี ซึ่งในวิธีทั้งห้านี้ จะสามารถแบ่งออกได้เป็น 3 วิธีใหญ่ๆ ได้แก่

1. วิธีการเปลี่ยนโครงร่างแบบอนุกรม (Serial Mode) - เป็นวิธีการเปลี่ยนโครงร่างโดยการป้อนข้อมูลโครงร่างแบบทีละบิต
2. วิธีการเปลี่ยนโครงร่างแบบขนาน (Parallel or SelectMAP Mode) - เป็นวิธีการเปลี่ยนโครงร่างโดยการป้อนข้อมูลโครงร่างทีละใบต์
3. วิธีการเปลี่ยนโครงร่างแบบเขตแก้ (Boundary Scan or JTAG Mode) - เป็นวิธีการเปลี่ยนโครงร่างแบบด้วยวิธีตามมาตรฐาน IEEE 1149.1-1993 และ IEEE1532 สำหรับอุปกรณ์ที่สามารถเปลี่ยนโครงร่างได้ภายในระบบ (In-System Configurable, ISC)



รูปที่ 3.10 แผนภาพแสดงวิธีการเปลี่ยนโครงร่างของอินพุตชิปอ่อนุรุ่น Spartan-3

วิธีการเปลี่ยนโครงร่างแบบอนุกรมและขนานจะแบ่งออกเป็น 2 แบบย่อๆ ก็อ กีอ

1. วิธีการเปลี่ยนโครงแบบแบบเมร์ช่า (Master Mode) – เป็นวิธีการเปลี่ยนโครงแบบโดยให้ เอฟพีจีอีเป็นตัวส่งสัญญาณพิกาเพื่อควบคุมการเปลี่ยนโครงแบบ
2. วิธีการเปลี่ยนโครงแบบแบบลูกเมร์ช่า (Slave Mode) – เป็นวิธีการเปลี่ยนโครงแบบโดยให้ เอฟพีจีอีเป็นตัวรับสัญญาณพิกาที่ใช้ควบคุมการเปลี่ยนโครงแบบ
โดยแผนภาพของ การเปลี่ยนโครงแบบจะเป็นดังรูปที่ 3.10


การเปลี่ยนโครงแบบแต่ละวิธีนั้นมีข้อดีและข้อเสียแตกต่างกันออกไว้ แต่เนื่องจาก ประยุกต์แนวคิดของการเปลี่ยนโครงแบบในงานวิจัยขั้นนี้มีจุดประสงค์เพื่อลดขนาดของวงจร เพื่อให้สามารถนำไปใช้ในระบบที่มีทรัพยากร้าวจำกัด ได้ วิธีการเปลี่ยนโครงแบบแบบ Boundary-Scan จึงเป็นทางเลือกที่ไม่เหมาะสม เพราะการเปลี่ยนโครงแบบแบบ Boundary-Scan จะต้อง ทำงานตามมาตรฐาน IEEE 1149.1-1993 และ IEEE1532 สำหรับอุปกรณ์ที่สามารถเปลี่ยนโครง แบบได้ภายในระบบ ซึ่งจะทำให้การเปลี่ยนโครงแบบโดยมาตรฐานนี้มีความปลอดภัยมากที่สุด แต่ วงจรควบคุมการเปลี่ยนโครงแบบแบบ Boundary-Scan นั้นมีความซับซ้อนและมีขนาดใหญ่ซึ่งไม่ 适合 ลดขนาดของวงจร นอกจานี้การเปลี่ยนโครงแบบแบบ Boundary-Scan ยังทำงาน ได้ช้าเมื่อเทียบเท่ากับวิธีการเปลี่ยนโครงแบบที่เหลือ และเนื่องจากวิธีการเปลี่ยนโครงแบบแบบ อนุกรม ไม่สามารถรองรับการเปลี่ยนโครงแบบบางส่วนของเอฟพีจีอีได้ งานวิจัยขั้นนี้จึงเลือกใช้ วิธีการเปลี่ยนโครงแบบแบบขานานในการสร้างวงจรเข้ารหัสเอกสารที่เปลี่ยนโครงแบบได้อย่าง พลวัต

เมื่อพิจารณาถึงลักษณะการทำงานของวงจรที่สามารถเปลี่ยนโครงแบบได้อย่างพลวัตแล้ว จะพบว่า วงจรที่สามารถเปลี่ยนโครงแบบได้อย่างพลวัตต้องควบคุมการเปลี่ยนโครงแบบได้อย่าง สมบูรณ์ งานวิจัยขั้นนี้จึงเลือกใช้วิธีการเปลี่ยนโครงแบบแบบ Slave Parallel เนื่องจากต้องการให้ วงจรควบคุมการเข้ารหัสนอนอฟพีจีอีควบคุมการเปลี่ยนโครงแบบของอฟพีจีอีได้

เมื่อพิจารณากราฟแสดงขั้นตอนการเปลี่ยนโครงแบบในรูปที่ 2.6 และแผนภาพสายงาน แสดงขั้นตอนการเปลี่ยนโครงแบบในรูปที่ 2.9 จะพบว่า การเลือกวิธีการเปลี่ยนโครงแบบ จะกระทำ หลังการส้างหน่วยความจำโครงแบบ นั่นหมายความว่า การเปลี่ยนวิธีเปลี่ยนโครงแบบ ไม่สามารถ กระทำได้ในการเปลี่ยนโครงแบบบางส่วน หรือการเปลี่ยนวิธีเปลี่ยนโครงแบบจะกระทำได้เมื่อมี การเปลี่ยนโครงแบบทั้งหมดดำเนิน

นอกจานี้ เมื่อพิจารณากราฟในรูปที่ 2.6 โดยละเอียด จะพบว่า ใน การเปลี่ยนโครงแบบ บางส่วนนั้นจะมีสัญญาณควบคุมที่สำคัญอีก 2 สัญญาณ ได้แก่ สัญญาณ CCLK และสัญญาณ CS_B โดยสัญญาณ CCLK สามารถปล่อยให้สัญญาณพิกาวิ่งคลอดเวลาได้ ส่วนสัญญาณ CS_B จะต้อง คงให้เป็นสถานะสูงตลอดเวลา และจะเปลี่ยนเป็นสถานะต่ำเมื่อจะเปลี่ยนโครงแบบท่านั้น ส่วน สัญญาณควบคุมการเปลี่ยนโครงแบบอื่นๆ ให้คงไว้เหมือนเดิม นั้นคือ สัญญาณ PROG_B เป็น สถานะสูง สัญญาณ INIT_B เป็นสถานะสูง แต่สัญญาณ RDWR_B เป็นสถานะต่ำ ส่วนสัญญาณที่

เหลือให้เป็นสัญญาณข้าอกจากເອົຟີ່ເພື່ອ ໂດຍການແສດງສัญญาณຄວນຄຸມການປຶ້ມໃກ່ຮັບນາງສ່ວນນີ້ຈະເປັນດັ່ງຮູ່ປຶ້ມ 3.11



ຮູ່ປຶ້ມ 3.11 ການແສດງສัญญาณຄວນຄຸມການປຶ້ມ ໄກສອນນາງສ່ວນ

ໃນການປຶ້ມໄກສອນນາງສ່ວນຂໍ້ອມຸລໂກຮັບນັ້ນເປັນສ່ວນສ້າກັນທີ່ຈະໃຊ້ກໍາເນົດຄຸມສົນນັດຂອງຈະຈຳ ຈຶ່ງໃນກາຮອກແບນວຈຈະໃຫ້ສາມາດປຶ້ມໄກສອນນາງສ່ວນທີ່ຈະປຶ້ມໄກສອນນາງສ່ວນຂໍ້ອມຸລໂກຮັບນັ້ນ ຈະຕ້ອງມີໜ່າງວ່າຄວາມຈໍາກັງໂກຮັບນັ້ນທີ່ໃຊ້ສໍາຮັນເກີນຂໍ້ອມຸລໂກຮັບນັ້ນທີ່ຈະປຶ້ມໄກ ຈຶ່ງຂໍ້ອມຸລໂກຮັບນັ້ນໂດຍປົກດີແລ້ວຈະມີໝາດໄຫ້ຢູ່ ຈຶ່ງສ່າມາດປຶ້ມໄກສອນນາງສ່ວນທີ່ຈະປຶ້ມໄກ ຈຶ່ງຂໍ້ອມຸລໂກຮັບນັ້ນທີ່ຈະປຶ້ມໄກ ທີ່ເກີນຈຳກັງໂກຮັບນັ້ນໄດ້ກໍາລົງການກົດເກີນໄປດັ່ງແສດງໄກ້ເກີນໃນຕາງໆທີ່ 3.2 ແລະການໃຊ້ໜ່າງວ່າຄວາມຈໍາກັງໄນເອົຟີ່ເພື່ອ (BlockRAM) ນັ້ນມີໝາດເລັກເກີນໄປດັ່ງແສດງໄກ້ເກີນໃນຕາງໆທີ່ 3.2 ແລະການໃຊ້ໜ່າງວ່າຄວາມຈໍາກັງໄນເອົຟີ່ເພື່ອຈະທຳໄກ້ກາຮອກແບນຍາກຂຶ້ນເນື່ອຈາກຈະຕ້ອງຮ່າງສ່າຍສ້າຍສ່າຍຂໍ້ອມຸລໂກຮັບນັ້ນໄນ້ໃຫ້ຜ່ານສ່ວນທີ່ສາມາດປຶ້ມໄກສອນນາງສ່ວນໄດ້ດັ່ງທີ່ໄດ້ກໍາລົງໄວ້ໃນບັກທີ່ 2 ຫຼັງຂ້ອງທີ່ 2.3

ຕາງໆທີ່ 3.2 ດາຮານແສດງຈຳນວນນິດທີ່ຕ້ອງໃຊ້ໃນກາຮັບຂໍ້ອມຸລໂກຮັບນັ້ນ

| ຮຸ່ນ | Spartan-3 (XC3S200-4FT256) |
|--|----------------------------|
| ຈຳນວນ BlockRAM | 12 |
| ຈຳນວນນິດທີ່ຕ້ອງໃຊ້ໃນກາຮັບຂໍ້ອມຸລໂກຮັບນັ້ນ * | 16,384 |
| ຈຳນວນນິດທີ່ສາມາດໃຊ້ໄດ້ * | 196,608 |
| ຈຳນວນນິດທີ່ໃຊ້ເກີນຂໍ້ອມຸລໂກຮັບນັ້ນ 4 ເລັກ | 69,024 |
| ຈຳນວນນິດທີ່ຕ້ອງໃຊ້ໃນກາຮັບຂໍ້ອມຸລໂກຮັບນັ້ນຂອງຈະຕ້ອງເຂົ້າຮ້າກເອົຟີ່ເພື່ອປຶ້ມໄກສອນນາງສ່ວນ | 207,072 |

* ຈຳນວນນິດທີ່ແສດງໃນຕາງໆໄນ້ນັບຮັບນິດກາວະຄຸ້ງທີ່ (parity bit)

3.1.4. หน่วยควบคุม

ในระบบทัวไปหน่วยควบคุม (Control Unit) มีหน้าที่ควบคุมการทำงานของวงจร โดยการจัดการการไหลของข้อมูล ซึ่งหน่วยควบคุมจะควบคุมการทำงานภายในระบบผ่านสัญญาณควบคุม (Control Signal) เมื่อระบบได้รับสัญญาณควบคุม ระบบก็จะทำงานตามที่กำหนดไว้ และจะทำงานนั้นไปจนกว่าจะมีการเปลี่ยนแปลงสัญญาณควบคุมเป็นอย่างอื่น โดยในหน่วยควบคุมทัวไปที่เป็นเครื่องสถานะจ้ากัด (Finite State Machine) สัญญาณควบคุมจะเปลี่ยนแปลงตามสถานะ (State) ของหน่วยควบคุม ซึ่งในการควบคุมสมวาร (Synchronous Control) การเปลี่ยนสถานะของหน่วยควบคุมจะเปลี่ยนแปลงตามขอบสัญญาณนาฬิกา

จากแนวคิดในการออกแบบวงจรเข้ารหัสเซอเรอิโอสที่เปลี่ยนโครงแบบได้อบ่างพลวัตข้างด้านระบบมีการทำงานหลักๆ 2 อย่าง ได้แก่

1. การเข้ารหัส - เป็นการเข้ารหัสเซอเรอิโอสแบบ 128 บิต โดยทำงานตามลำดับที่ได้กำหนดไว้ ตามมาตรฐานการเข้ารหัสเซอเรอิโอสที่ได้กล่าวไว้ในบทที่ 2 หัวข้อที่ 2.4
2. การเปลี่ยนโครงแบบ - เป็นการเปลี่ยนโครงแบบของวงจรย่อยที่สามารถเปลี่ยนโครงแบบได้ทั้งสามวงจรที่ได้ออกแบบไว้ โดยการเปลี่ยนโครงแบบจะเกิดขึ้นเมื่อวงจรย่อยที่ต้องการใช้งานไม่ถูกใช้ในระบบ หรือข้างในไม่ถูกโปรแกรมลงไปยังอเฟฟพิชีอี

จะเห็นได้ว่าการทำงานทั้งสองอย่างมีความเกี่ยวข้องกัน คือ การเข้ารหัสจะเป็นตัวเลือกวงจรย่อยที่จะใช้ในการเปลี่ยนโครงแบบ แต่ไม่ได้บ่งเกี่ยวกับขั้นตอนการเปลี่ยนโครงแบบ และการเปลี่ยนโครงแบบก็ไม่ได้บ่งเกี่ยวกับการเข้ารหัส เพื่อความง่ายในการออกแบบหน่วยควบคุม และลดความซับซ้อนของหน่วยควบคุม หน่วยควบคุมของวงจรเข้ารหัสเซอเรอิโอสที่เปลี่ยนโครงแบบอย่างพลวัตในงานวิจัยนี้จึงถูกแบ่งออกเป็น 2 ส่วนตามลักษณะการทำงาน ดังนี้

1. หน่วยควบคุมการเข้ารหัส (Encryption Control Unit) - ทำหน้าที่ควบคุมการเข้ารหัสเซอเรอิโอส และเลือกวังจรย่อยที่จะใช้ในการเข้ารหัส โดยการสั่งการเปลี่ยนโครงแบบไปยังหน่วยควบคุมการเปลี่ยนโครงแบบ
2. หน่วยควบคุมการเปลี่ยนโครงแบบ (Reconfiguration Control Unit) - ทำหน้าที่ควบคุมการเปลี่ยนโครงแบบโดยส่งสัญญาณที่ใช้ในการเปลี่ยนโครงแบบตามรูปที่ 3.11 โดยการเปลี่ยนโครงแบบจะเกิดขึ้นเมื่อหน่วยควบคุมการเข้ารหัสเลือกวังจรย่อยที่ไม่ตรงกับวงจรย่อยที่ถูกโปรแกรมอยู่ในระบบในขณะนั้น เมื่อเกิดการเปลี่ยนโครงแบบ หน่วยควบคุมการเปลี่ยนโครงแบบจะเป็นผู้เลือกข้อมูลโครงแบบในหน่วยความจำตามที่หน่วยควบคุมการเข้ารหัสต้องการ และจะส่งสัญญาณควบคุมการเปลี่ยนโครงแบบและข้อมูลโครงแบบที่เลือกผ่านสายสัญญาณภายในอเฟฟพิชีอีและข้อมูลเดินเข้าไปยังอเฟฟพิชีอีเพื่อควบคุมการเปลี่ยนโครงแบบ เนื่องจากอเฟฟพิชีอีรุ่น Spartan-3 ไม่มีหน่วย ICAP ที่ใช้ในการเปลี่ยน

โครงแบบภายใต้ซอฟต์แวร์ที่ใช้ในการเขียนต่อรหัสทั่วไปของคุณภาพเปลี่ยนโครงแบบ
หน่วยความจำโครงแบบ และซอฟต์แวร์ที่เป็นตัวอย่างที่ 3.12

เมื่อพิจารณาการทำงานของหน่วยความคุณทั้งสอง จะพบว่าหน่วยความคุณการเข้ารหัสและ
หน่วยความคุณการเปลี่ยนโครงแบบนี้ จะต้องมีการติดต่อและส่งสัญญาณเพื่อควบคุมการทำงาน
ของกันและกัน โดยหน่วยความคุณการเข้ารหัสจะต้องส่งสัญญาณเลือกว่าจะบอกรับไปให้หน่วยความคุณ
การเปลี่ยนโครงแบบ และหน่วยความคุณการเปลี่ยนโครงแบบก็จะส่งสัญญาณออกหน่วยความคุณ
การเข้ารหัสเมื่อการเปลี่ยนโครงแบบเสร็จสิ้น และเมื่อจากหน่วยความคุณการเปลี่ยนโครงแบบจะ
ทำการเปลี่ยนโครงแบบเมื่อวงจรบอกรับที่เลือกไม่ถูกโปรแกรมอยู่ในขณะนั้นเท่านั้น วงจรบอกรับที่
สามารถเปลี่ยนโครงแบบได้ทั้งสามชั้นมีการเพิ่มวงจรส่วนที่ใช้ในการตรวจสอบว่าเป็นวงจรที่
ต้องการหรือไม่

3.1.5. แนวคิดโดยสรุป

เมื่อนำแนวคิดทั้งหมดที่ได้กล่าวไว้ข้างต้นมาประยุกต์เข้าด้วยกัน จะได้แนวคิดของการ
ออกแบบวงจรเข้ารหัสออโตอีสท์ที่เปลี่ยนโครงแบบได้อย่างพลวัต โดยวงจรเข้ารหัสออโตอีสท์ที่เปลี่ยน
โครงแบบได้อย่างพลวัตนี้จะมีส่วนประกอบหลักๆ ของวงจรเมื่อแบ่งตามลักษณะของโครงแบบ 3
ส่วน ได้แก่

1. วงจรส่วนที่สามารถเปลี่ยนโครงแบบได้ (Reconfigurable Module)
2. วงจรส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้ (Static Module)
3. หน่วยความจำภายนอกซอฟต์แวร์ (External Memory)

โดยวงจรส่วนที่สามารถเปลี่ยนโครงแบบได้จะมีทั้งหมด 3 วงจรบอกรับ ซึ่งวงจรบอกรับเหล่านี้จะ
ถูกผลัดเปลี่ยนกันทำงานในระบบด้วยการเปลี่ยนโครงแบบ ดังนี้


1. วงจรบอกรับบีบีอีบี (S-box Module)
2. วงจรบอกรับมิกซ์คอลัมน์ (MixColumn Module)
3. วงจรบอกรับเอ็กซ์ออร์ (Xor Module)

วงจรส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้แบ่งออกเป็น 3 วงจรบอกรับ ได้แก่

1. วงจรบอกรับเรจิสเตอร์ (Register Module)
2. หน่วยความคุณการเข้ารหัส (Encryption Control Unit)
3. หน่วยความคุณการเปลี่ยนโครงแบบ (Reconfiguration Control Unit)

สำหรับหน่วยความจำภายนอกซอฟต์แวร์จะใช้สำหรับเก็บข้อมูลโครงแบบสำหรับใช้ในการ
เปลี่ยนโครงแบบของซอฟต์แวร์ หรือเรียกว่าหน่วยความจำโครงแบบ (Reconfiguration Memory)

จากรายละเอียดข้างต้นวงจรเข้ารหัสออโตอีสท์ที่เปลี่ยนโครงแบบได้อย่างพลวัตน์จะ
ประกอบด้วยวงจรบอกรับทั้งสิ้น 7 วงจรบอกรับ และมีการเชื่อมต่อกันดังแสดงในรูปที่ 3.12



รูปที่ 3.12 แผนภาพแสดงสถาปัตยกรรมของวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้อ่าย่างพลวัต

3.2. รายละเอียดการออกแบบ


ในหัวข้อนี้จะกล่าวถึงรายละเอียดของการออกแบบวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้อ่าย่างพลวัตทั้งหมด โดยจะเริ่มจากการออกแบบทางเดินข้อมูล ซึ่งรวมถึงการออกแบบช่องทางการสื่อสารระหว่างวงจรส่วนที่สามารถเปลี่ยนโครงแบบได้กับส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้ และการออกแบบหน่วยควบคุม

3.2.1. วงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้อ่ายางพลวัต

ในการออกแบบทางเดินข้อมูลของวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้อ่ายางพลวัตในงานวิจัยนี้ จะเห็นได้ว่าส่วนที่หากที่สุดในการออกแบบทางเดินข้อมูลคือส่วนที่เชื่อมต่อกันระหว่างส่วนที่สามารถเปลี่ยนโครงแบบได้ (Reconfigurable Module) กับส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้ (Static Module) ซึ่งการเชื่อมต่อระหว่างสองส่วนนี้เราจะใช้บัสแมกโร (Bus Macro) เป็นตัวเชื่อมต่อ โดยรายละเอียดของบัสแมกโรนี้ได้กล่าวไว้ในบทที่ 2 หัวข้อที่ 2.3

ดังแสดงให้เห็นในการไฟแสดงการส่งข้อมูลระหว่างวงจรในรูปที่ 3.9 จะเห็นว่าวงจรบอร์ดอิเล็กทรอนิกส์และวงจรบอร์ดผู้ทดสอบหลักต้องการทางเดินข้อมูลขนาด 8 บิต 2 ช่องทางสำหรับส่งข้อมูลขาเข้าและขาออก ส่วนวงจรบอร์ดอิเล็กทรอนิกส์จะใช้ทางเดินข้อมูลขนาด 8 บิต 3 ช่องทาง 2 ช่องทางสำหรับข้อมูลขาเข้าและอีก 1 ช่องทางสำหรับข้อมูลขาออก โดยทางเดินข้อมูลขาเข้าและขาออกของวงจรบอร์ดทั้งสามสามารถใช้ร่วมกันได้ นั่นหมายความว่าวงจรที่สามารถเปลี่ยนโครงแบบได้ทั้งสามจะใช้ทางเดินข้อมูลขนาด 8 บิต 3 ช่องทาง นั่นคือจะมีบัสแมกโรขนาด 8 บิต 3 โดยทางเดินข้อมูลของวงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงแบบได้เป็นดังรูปที่ 3.13


จากรูปที่ 3.13 จะเห็นว่าการส่งสัญญาณควบคุมและข้อมูลระหว่างส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้กับส่วนที่สามารถเปลี่ยนโครงแบบได้ สามารถกระทำได้ด้วยการส่งสัญญาณผ่านบัสแมกโรทั้งหมด ได้แก่



รูปที่ 3.13 แผนภาพแสดงการทำงานเดินขั้นตอนของวงจรเข้ารหัสเสธอีเอสกี้เปลี่ยนโครงร่างได้อ่ายพลวต

- บัสแมกซ์เรกิสเตอร์ (Register Module) เป็นช่องทางส่งข้อมูลขนาด 8 บิตจากวงจรบ่อบริจิสเตอร์ (Register Module) ไปบังแจรบ่อบริที่สามารถเปลี่ยนโครงร่างได้ทั้งสามวงจรเพื่อทำการเปลี่ยนแปลงสถานะและคีย์
- บัสแมกซ์เรกิสเตอร์ 2 (Input 2 Bus Macro) เป็นช่องทางส่งข้อมูลขนาด 8 บิตจากวงจรบ่อบริจิสเตอร์ (Register Module) ไปบังแจรบ่อบริที่อีกช่อร์ (Xor Module) เพื่อใช้เป็นข้อมูลเข้าห้ามหนึ่งตัวในการເອົກຂ້ອງ
- บัสแมกซ์เรอท์ทุต (Output Bus Macro) เป็นช่องทางส่งข้อมูลขนาด 8 บิตจากวงจรบ่อบริที่สามารถเปลี่ยนโครงร่างได้ทั้งสามวงจรไปบังแจรบ่อบริจิสเตอร์ (Register Module) เพื่อนำไปเก็บไว้ใช้ในขั้นตอนต่อไป
- บัสแมกซ์ควบคุม (Control Bus Macro) เป็นช่องทางส่งสัญญาณขนาด 2 บิตสำหรับควบคุมการทำงานของวงจรบ่อบริทที่สมหลัก เมื่อຈາກวงจรบ่อบริทນີ້ເປັນວຽກທີ່ກ່າງກຳທີ່ລະ 32 ບິຕ ຈຶ່ງຕ້ອງໃຊ້ເວລາ 4 ຮອນສ້າງຄູາພາກໃນການກໍາງກຳ

5. บัสแมกroiเลือก (Select Bus Macro) เป็นช่องทางสำหรับส่งสัญญาณตรวจลองวงจรย่อที่เป็นวงจรเดียวกันที่ต้องการหรือไม่ และเนื่องจากวงจรย่อที่สามารถเปลี่ยนโครงร่างได้มีห้องหนด 3 วงจรย่อ บัสแมกroiนี้จึงมีขนาด 2 บิต
6. บัสแมกroiสถานะ (Status Bus Macro) เป็นช่องทางส่งสัญญาณขนาด 1 บิต ใช้ส่งสัญญาณผลลัพธ์ของการตรวจลองวงจรย่อที่ตรงกับวงจรที่เลือกด้วยบัสแมกroiเลือกหรือไม่ นอกจากนี้สัญญาณเลือกโปรแกรมโครงร่างซึ่งเป็นตำแหน่ง (Address) ของหน่วยความจำโครงร่าง (Reconfiguration Memory) มีขนาด 16 บิต โดยจะแบ่งเป็นส่วนเลือกโครงร่าง 2 บิต และส่วนตำแหน่ง 14 บิตซึ่งเพียงพอสำหรับการเก็บข้อมูลโครงร่างขนาด 4 หลัก 3 โปรแกรมสำหรับสัญญาณข้อมูลโปรแกรมโครงร่าง (Reconfiguration Program) ที่ได้นั้นจะมีขนาด 8 บิต เนื่องจากเราได้แบ่งหน่วยความคุณของวงจรเข้ารหัสออกอีกสักที่เพื่อให้โครงร่างพลวัตออกเป็น 2 ส่วน “ได้แก่ หน่วยความคุณการเข้ารหัส และหน่วยความคุณการเปลี่ยนโครงร่าง ซึ่งหน่วยความคุณทั้งสองจะมีการทำงานสัมพันธ์กันดังแสดงในรูปที่ 3.14”



รูปที่ 3.14 แผนภาพสถานะแสดงการทำงานระหว่างหน่วยความคุณทั้งสอง

จากรูปที่ 3.14 ให้สถานะเริ่มต้นของหน่วยความคุมการเปลี่ยนโครงแบบเป็น “เปลี่ยนโครงแบบเสร็จสิ้น (ReconfigDone)” และสถานะเริ่มต้นของหน่วยความคุมการเข้ารหัสเป็น “เข้ารหัส (Encryption)” เมื่อต้องการจะเปลี่ยนโครงแบบของวงจรบอช์เป็นวงจรบอช์อื่นๆ หน่วยความคุมการเข้ารหัสจะเปลี่ยนสถานะจาก “เข้ารหัส” เป็น “เปลี่ยนโครงแบบเป็นวงจรบอช์อื่นๆ (ReconfigSBox)” ซึ่งในสถานะนี้หน่วยความคุมการเข้ารหัสจะส่งสัญญาณเลือกโครงแบบของวงจรบอช์อื่นๆ เมื่อวงจรบอช์ที่สามารถเปลี่ยนโครงแบบได้ที่ถูกโปรแกรมอยู่ในขณะนั้นได้รับสัญญาณความคุณนี้ วงจรบอช์จะทำการตรวจสอบว่าตรงกันโครงแบบของตนหรือไม่ ถ้าตรงกันวงจรบอช์จะไม่ส่งสัญญาณอกหน่วยความคุมการเปลี่ยนโครงแบบ นั้นคือจะไม่เกิดการเปลี่ยนโครงแบบแต่ถ้าไม่ตรงกัน วงจรบอช์จะส่งสัญญาณอกหน่วยความคุมการเปลี่ยนโครงแบบ เมื่อหน่วยความคุมการเปลี่ยนโครงแบบทราบว่าวงจรบอช์ที่สามารถเปลี่ยนโครงแบบได้ไม่ตรงกับสัญญาณเลือกโครงแบบจากหน่วยความคุมการเข้ารหัส หน่วยความคุมการเปลี่ยนโครงแบบก็จะเริ่มต้นการเปลี่ยนโครงแบบ โดยเปลี่ยนสถานะของตนเองจาก “เปลี่ยนโครงแบบเสร็จสิ้น” เป็น “เปลี่ยนโครงแบบ (Reconfig)” ซึ่งจะทำการเปลี่ยนโครงแบบของวงจรบอช์ให้เป็นวงจรที่ต้องการ โดยในระหว่างนี้ หน่วยความคุมการเข้ารหัสจะคงอยู่ในสถานะเดิม เมื่อการเปลี่ยนโครงแบบเสร็จสิ้น หน่วยความคุมการเปลี่ยนโครงแบบจะเปลี่ยนสถานะจาก “เปลี่ยนโครงแบบ” เป็น “เปลี่ยนโครงแบบเสร็จสิ้น” พร้อมทั้งส่งสัญญาณอกหน่วยความคุมการเข้ารหัสว่าเปลี่ยนโครงแบบเสร็จแล้ว เมื่อหน่วยความคุมการเข้ารหัสได้รับสัญญาณที่จะกลับเข้าสู่สถานะ “เข้ารหัส” และทำงานต่อไป ซึ่งการเปลี่ยนโครงแบบเป็นวงจรบอช์อื่นๆ แต่จะเปลี่ยนสถานะเป็น “เปลี่ยนโครงแบบเป็นวงจรบอช์ผสมหลัก (ReconfigMixColumn)” และ “เปลี่ยนโครงแบบเป็นวงจรบอช์อีกช่ออร์ (ReconfigXOR)” ตามลำดับ ซึ่งสถานะทั้งสองจะมีการทำงานเช่นเดียวกับสถานะ “เปลี่ยนโครงแบบเป็นวงจรบอช์อื่นๆ” แต่จะส่งสัญญาณเลือกโครงแบบของวงจรบอช์ผสมหลัก และวงจรบอช์อีกช่ออร์แทนตามลำดับ

3.2.2. วงจรย่อผลลัพธ์บ็อกซ์ (S-box Module)

วงจรบอช์อื่นๆ ที่ทำหน้าที่แปลงข้อมูลที่ได้รับจากบัสแม่ไมโครอินพุต 1 แล้วส่งข้อมูลผลลัพธ์กลับไปบัสแม่ไมโครเอาท์พุต โดยการแปลงข้อมูลนี้เป็นไปตามการแปลงข้อมูลโดยอัลกอริทึมของวงจรบอช์ ซึ่งเป็นดังตารางที่ 3.3 ซึ่งเป็นตารางแสดงการแทนที่ค่าอีกช่วงด้วยค่าในตารางซึ่งเป็นเลขฐานสิบหก

วงจรบอช์อื่นๆ นี้จะไม่ใช้บล็อกแรม (BlockRAM) ซึ่งเป็นแรมสำหรับประมวลผลพื้นที่เนื่องจากจะทำให้ข้อมูลโครงแบบของวงจรบอช์มีขนาดใหญ่มาก เพราะต้องเปลี่ยนโครงแบบของบล็อกแรมซึ่งมีขนาดใหญ่และไม่สามารถใช้ร่วมกับวงจรบอช์อื่นๆ ได้ ในงานวิจัยนี้จึงเลือกใช้

แรมแบบกระจาย (Distributed RAM) ซึ่งใช้สไลซ์ (Slice) มาสร้างเป็นแรมที่มีขนาดใหญ่ทัน เนื่องจากสไลซ์สามารถนำไปเปลี่ยนโปรแกรมเป็นวงจรอื่นๆ ได้ง่าย การสร้างวงจรบล็อกอิเล็กทรอนิกซ์จะใช้รอมขนาด 256×8 บิตที่สร้างจากแรมแบบกระจาย โดยจะใช้ข้อมูลจากบัสแม่โปรแกรมอินพุต 1 แทนตำแหน่งของรอมส่วนข้อมูลที่อ่าน ได้จากการจะเป็นผลลัพธ์และถูกส่งออกไปยังบัสแม่โปรแกรมอีกด้วย

ตารางที่ 3.3 ตารางแสดงการแทนที่อีกช่วงเวลาด้วยตัวของสัญลักษณ์ของอีอีอีส (เลขฐานสิบหก)

| | | y | | | | | | | | | | | | | | | | |
|---|--|---|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|----|
| | | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | a | b | c | d | e | f | |
| x | | 0 | 63 | 7c | 77 | 7b | f2 | 6b | 6f | c5 | 30 | 01 | 67 | 2b | fe | d7 | ab | 76 |
| | | 1 | ca | 82 | c9 | 7d | fa | 59 | 47 | f0 | ad | d4 | a2 | af | 9c | a4 | 72 | c0 |
| | | 2 | b7 | fd | 93 | 26 | 36 | 3f | f7 | cc | 34 | a5 | e5 | f1 | 71 | d8 | 31 | 15 |
| | | 3 | 04 | c7 | 23 | c3 | 18 | 96 | 05 | 9a | 07 | 12 | 80 | e2 | eb | 27 | b2 | 75 |
| | | 4 | 09 | 83 | 2c | 1a | 1b | 6e | 5a | a0 | 52 | 3b | d6 | b3 | 29 | e3 | 2f | 84 |
| | | 5 | 53 | d1 | 00 | ed | 20 | fc | b1 | 5b | 6a | cb | be | 39 | 4a | 4c | 58 | cf |
| | | 6 | d0 | ef | aa | fb | 43 | 4d | 33 | 85 | 45 | f9 | 02 | 7f | 50 | 3c | 9f | a8 |
| | | 7 | 51 | a3 | 40 | 8f | 92 | 9d | 38 | f5 | bc | b6 | da | 21 | 10 | ff | f3 | d2 |
| | | 8 | cd | 0c | 13 | ec | 5f | 97 | 44 | 17 | c4 | a7 | 7e | 3d | 64 | 5d | 19 | 73 |
| | | 9 | 60 | 81 | 4f | dc | 22 | 2a | 90 | 88 | 46 | ee | b8 | 14 | de | 5e | 0b | db |
| | | a | e0 | 32 | 3a | 0a | 49 | 06 | 24 | 5c | c2 | d3 | ac | 62 | 91 | 95 | e4 | 79 |
| | | b | e7 | c8 | 37 | 6d | 8d | d5 | 4e | a9 | 6c | 56 | f4 | ea | 65 | 7a | ae | 08 |
| | | c | ba | 78 | 25 | 2e | 1c | a6 | b4 | c6 | e8 | dd | 74 | 1f | 4b | bd | 8b | 8a |
| | | d | 70 | 3e | b5 | 66 | 48 | 03 | f6 | 0e | 61 | 35 | 57 | b9 | 86 | c1 | 1d | 9e |
| | | e | e1 | f8 | 98 | 11 | 69 | d9 | 8e | 94 | 9b | 1e | 87 | e9 | ce | 55 | 28 | df |
| | | f | 8c | a1 | 89 | 0d | bf | e6 | 42 | 68 | 41 | 99 | 2d | 0f | b0 | 54 | bb | 16 |

3.2.3. วงจรย่อยพสมหลัก (MixColumn Module)

เนื่องจากวงจรบล็อกนี้ทำงานกับข้อมูลขนาด 32 บิต แต่ทางเดินข้อมูลที่ใช้มีขนาด 8 บิต จึงต้องออกแบบวงจรให้มีฟลิปฟล็อปเพื่อเก็บค่าไว้ให้ครบ 32 บิต และเมื่อพิจารณาเมทริกซ์น้ำมันคุณแค่ละหลักในสมการข้างล่าง

$$\begin{bmatrix} S'_{0,c} \\ S'_{1,c} \\ S'_{2,c} \\ S'_{3,c} \end{bmatrix} = \begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \begin{bmatrix} S_{0,c} \\ S_{1,c} \\ S_{2,c} \\ S_{3,c} \end{bmatrix} \quad \text{for } 0 \leq c \leq Nb$$

$$S'_{0,c} = (S_{0,c} \bullet \{02\}) \oplus (S_{1,c} \bullet \{03\}) \oplus (S_{2,c} \bullet \{01\}) \oplus (S_{3,c} \bullet \{01\})$$

$$S'_{1,c} = (S_{1,c} \bullet \{02\}) \oplus (S_{2,c} \bullet \{03\}) \oplus (S_{3,c} \bullet \{01\}) \oplus (S_{0,c} \bullet \{01\})$$

$$S'_{2,c} = (S_{2,c} \bullet \{02\}) \oplus (S_{3,c} \bullet \{03\}) \oplus (S_{0,c} \bullet \{01\}) \oplus (S_{1,c} \bullet \{01\})$$

$$S'_{3,c} = (S_{3,c} \bullet \{02\}) \oplus (S_{0,c} \bullet \{03\}) \oplus (S_{1,c} \bullet \{01\}) \oplus (S_{2,c} \bullet \{01\})$$

ซึ่งสามารถเขียนเป็นสมการที่ให้ผลลัพธ์ที่ลักษณะนี้

$$S'_{x,c} = (S_{x,c} \bullet \{02\}) \oplus (S_{x+1 \bmod 4,c} \bullet \{03\}) \oplus (S_{x+2 \bmod 4,c} \bullet \{01\}) \oplus (S_{x+3 \bmod 4,c} \bullet \{01\})$$

for $0 \leq c \leq Nb$ and $0 \leq x \leq 3$

จากสมการ จะพบว่ากระบวนการคอมพิวเตอร์สามารถนำสาระที่รับข้อมูลเข้ามาที่บิต 8 บิตโดยจะรับมาเก็บใน rejister เดียวแบบเดือน (Shift Register) 4 รอบสัญญาณนาฬิกาเพื่อให้ได้ข้อมูลตั้งต้น 32 บิต และนำไปเข้าวงจรคูณทั้งสี่และวงจรบวกเพื่อหาผลลัพธ์ของแผลแรกได้ จากนั้นเมื่อต้องการหาผลลัพธ์ของแผลอีกตัวตามมาให้ทำการเลื่อน rejister ไปหนึ่งตำแหน่งแล้วใช้มัลติเพลกเซอร์ (Multiplexor) เลือกข้อมูลที่จะนำไปทำเป็นผลลัพธ์

การใช้มัลติเพลกเซอร์เลือกแทนการหมุน (Rotate) นี้จะทำให้วงจรบ่ายอย่างคอมพิวเตอร์สามารถรับข้อมูลของหลักต่อไปเข้ามาได้ในขณะที่คำนวณผลลัพธ์ของหลักปัจจุบันอยู่ เนื่องจากเวลาที่ใช้ในการคอมพิวเตอร์จะใช้เวลาที่ต้องใช้เวลา 7 รอบสัญญาณนาฬิกา แบ่งเป็น 3 รอบสัญญาณนาฬิกาสำหรับอ่านข้อมูลล่วงหน้า 3 ชุดและอีก 4 รอบสัญญาณนาฬิกาสำหรับการคำนวณผลลัพธ์ 4 ชุด ซึ่งถ้าใช้การหมุนจะต้องใช้เวลาทั้งหมด 28 รอบสัญญาณนาฬิกาในการคอมพิวเตอร์ ข้อมูลสถานะขนาด 128 บิต แต่ถ้าใช้วิธีเพิ่มความยาวของ rejister แบบเดือนแล้วใช้มัลติเพลกเซอร์จะใช้เวลาเพียง 19 รอบสัญญาณนาฬิกานี้องจากเสียเวลาอ่านข้อมูลล่วงหน้าเพียงหลักเดียว

เนื่องจากการคูณด้วย {02} ก็คือการเลื่อนไปทางซ้าย 1 บิตแล้วพิจารณาว่าบิตที่เกินมาเป็นหนึ่งหรือไม่ ถ้าเป็นหนึ่งให้นำผลลัพธ์ที่ได้ไปอีกช่องกับ {1B} ซึ่งมีพิจารณาสมการข้างต้น จะพบว่าเราสามารถดัดขั้นตอนการคูณด้วย {03} ออกໄປได้ดังนี้

$$\begin{aligned} S'_{x,c} &= (S_{x,c} \bullet \{02\}) \oplus (S_{x+1 \bmod 4,c} \bullet \{03\}) \oplus (S_{x+2 \bmod 4,c} \bullet \{01\}) \oplus (S_{x+3 \bmod 4,c} \bullet \{01\}) \\ S'_{x,c} &= (S_{x,c} \bullet \{02\}) \oplus (S_{x+1 \bmod 4,c} \bullet \{02\}) \oplus S_{x+1 \bmod 4,c} \oplus S_{x+2 \bmod 4,c} \oplus S_{x+3 \bmod 4,c} \\ S'_{x,c} &= ((S_{x,c} \oplus S_{x+1 \bmod 4,c}) \bullet \{02\}) \oplus S_{x+1 \bmod 4,c} \oplus S_{x+2 \bmod 4,c} \oplus S_{x+3 \bmod 4,c} \end{aligned}$$


for $0 \leq c \leq Nb$ and $0 \leq x \leq 3$

นั่นหมายความว่าวงจรของกระบวนการคอมพิวเตอร์สามารถออกแบบเป็นส่วนย่อยๆ ได้ 4 ส่วน โดยแต่ละส่วนมีรายละเอียดดังนี้

1. ฟอลป์ฟลอก 6 ตัวที่ต่อกันเป็น rejister แบบเดือน (Shift Register) และมัลติเพลกเซอร์ (Multiplexor) - ทำหน้าที่รับข้อมูลและเป็นตัวป้อนข้อมูลให้ส่วนต่อๆ ไป
2. วงจรอีกช่อง 2 - ทำหน้าที่อีกช่องรับข้อมูลสองตัวที่จะต้องคูณคูณด้วย {02} และ {03} ก่อนจะนำไปเข้าวงจรคูณ {02}
3. วงจรคูณ {02} - เป็นวงจรเดือนซ้าย 1 บิต โดยถ้าบิตที่เกินมาเป็น 1 จะนำค่าที่ได้ไปอีกช่องกับ {1B}
4. วงจรอีกช่อง 4 - ทำหน้าที่อีกช่องรับผลลัพธ์ที่ได้จากการคูณและข้อมูลทั้งสาม

วงจรบ่ายอย่างคอมพิวเตอร์ที่ได้จากการออกแบบตามที่กล่าวมาข้างต้นจะมีลักษณะเป็นตัวกรวยที่ 3.15 โดยจะเห็นว่าส่วน rejister แบบเดือนและมัลติเพลกเซอร์จะส่งข้อมูลให้ส่วนต่อๆ ของวงจรโดยรายละเอียดของการส่งข้อมูลในแต่ละรอบของสัญญาณนาฬิกาจะเป็นดังตารางที่ 3.4 จากนั้นวงจรอีกช่อง 2 จะทำการอีกช่องรับข้อมูลที่ได้รับแล้วส่งให้วงจรคูณ {02} ซึ่งเป็นเพียงการ

ตรวจสอบบิตหน้าสุดเพื่อเลือกว่าจะต้องบวก {1B} หรือไม่ โดยนำบิตหน้ากับ {1B} ไปและ (And) กับถ้าบิตหน้าเป็น 1 จะได้ผลลัพธ์เป็น {1B}; แต่ถ้าบิตหน้าเป็น 0 จะได้ผลลัพธ์เป็น {00} จากนั้นจึงเอามาอีกช่อร์กับ 7 บิตที่เหลือซึ่งถูกเลื่อนไปทางซ้าย 1 บิตแล้วเติม 0 เข้าไปแทนบิตท้ายสุด จากนั้นจึงนำค่าที่ได้ทั้งหมดไปอีกช่อร์กันเป็นผลลัพธ์สุดท้ายของวงจรย่อยพสมหลัก



รูปที่ 3.15 แผนภาพแสดงวงจรของวงจรย่อยพสมหลัก

ตารางที่ 3.4 แสดงรายละเอียดการส่งข้อมูลของวงจรย่อยพสมหลักในแต่ละรอบสัญญาณนาฬิกา

| CLOCK | IN | REG1 | REG2 | REG3 | REG4 | REG5 | REG6 | SELECT | MUX1 | MUX2 | MUX3 |
|-------|-------------|-------------|-------------|-----------|-----------|-----------|-----------|--------|-----------|-----------|-----------|
| 1 | $S_{0,c}$ | - | - | - | - | - | - | 01 | - | - | - |
| 2 | $S_{1,c}$ | $S_{0,c}$ | - | - | - | - | - | 10 | - | - | - |
| 3 | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ | - | - | - | - | 11 | - | - | - |
| 4 | $S_{3,c}$ | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ | - | - | - | 00 | $S_{3,c}$ | $S_{2,c}$ | $S_{1,c}$ |
| 5 | $S_{0,c+1}$ | $S_{3,c}$ | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ | - | - | 01 | $S_{0,c}$ | $S_{3,c}$ | $S_{2,c}$ |
| 6 | $S_{1,c+1}$ | $S_{0,c+1}$ | $S_{3,c}$ | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ | - | 10 | $S_{1,c}$ | $S_{0,c}$ | $S_{3,c}$ |
| 7 | $S_{2,c+1}$ | $S_{1,c+1}$ | $S_{0,c+1}$ | $S_{3,c}$ | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ | 11 | $S_{2,c}$ | $S_{1,c}$ | $S_{0,c}$ |

3.2.4. วงจรบ่อบีกซ์ออร์ (Xor Module)

วงจรบ่อบีกซ์ออร์เป็นวงจรที่ประกอบด้วยเกตบีกซ์ออร์ (Xor) จำนวน 8 เกต ทำหน้าที่บวกข้อมูลที่ได้รับจากบัสแมมไดร์อินพุตทั้งสอง แล้วส่งผลลัพธ์กลับไปยังบัสแมมโดยอาจหักดูด

3.2.5. วงจรบ่อยเรจิสเตอร์ (Register Module)

เนื่องจากวงจรบ่อบีกซ์ออร์มีหน้าที่เก็บข้อมูลสถานะและคิวของการเข้ารหัส ซึ่งข้อมูลทั้งสองมีขนาดข้อมูลละ 128 บิต ซึ่งต้องใช้ฟลิปฟลوبจำนวนมากในการเก็บข้อมูลทั้งสอง นอกจากนี้วงจรบ่อบีกซ์ออร์เป็นวงจรที่มีการติดต่อ กับวงจรบ่อบีกซ์ออร์ที่สามารถเปลี่ยนโครงแบบได้มากที่สุด เพราะทุกครั้งที่มีการใช้งานวงจรบ่อบีกซ์ออร์ที่สามารถเปลี่ยนโครงแบบได้ จะต้องมีการส่งข้อมูลระหว่างวงจรบ่อบีกซ์ออร์กับบัสแมมไดร์อินพุตขนาด 8 บิต ซึ่งเล็กกว่าข้อมูลแต่ละตัวถึง 16 เท่า นั่นหมายความว่าวงจรบ่อบีกซ์ออร์จะต้องมีมัลติเพลกเซอร์ (Multiplexor) และดีโอดเดอร์ (Decoder) จำนวนมากมาก วงจรที่ได้ใช้มีขนาดใหญ่และวุ่นวายเนื่องจากมีการเชื่อมต่อ กันระหว่างส่วนต่างๆ กันในวงจรเหล่านี้ ซึ่งจะทำให้การสร้างบัสแมมโดยเป็นไปได้อย่างยากลำบาก

เพื่อออกแบบวงจรบ่อบีกซ์ออร์ที่มีขนาดเล็กและไม่วุ่นวาย การใช้เรจิสเตอร์แบบเลื่อน (Shift Register) ซึ่งเป็นการเก็บข้อมูลแบบเข้าก่อนออกก่อน (First-In-First-Out : FIFO) ซึ่งเปรียบเสมือนแทคคอกบหรือคิว (Queue) จะช่วยลดการใช้มัลติเพลกเซอร์และดีโอดเดอร์ได้ นอกจากนี้ยังลดจำนวนสัญญาณควบคุมที่ใช้ในการเลือกอีกตัว โดยจะให้เรจิสเตอร์แบบเลื่อนเก็บข้อมูลสถานะ โดยจะเรียงลำดับข้อมูลในเรจิสเตอร์โดยใช้หลักเป็นใหญ่จากหลักสุดท้ายและสุดท้ายมาข้างหลักแรกและรีบดังแสดงในรูปที่ 3.16 การเรียงลำดับข้อมูลแบบนี้จะทำให้ข้อมูลสถานะในหลักแรกและรีบดังก่อน และจะถูกเก็บเป็นตัวแรกตามด้วยหลักแรกและต่อไป ซึ่งการเรียงลำดับข้อมูลเช่นนี้จะช่วยให้การทำงานของวงจรบ่อบีกซ์ออร์สามารถดำเนินไปได้อย่างสะดวก เนื่องจากวงจรบ่อบีกซ์ออร์ต้องการข้อมูลทั้งหลักเข้ามาติดต่อกัน หลังจากนั้นจะให้ข้อมูลของหลักนั้นกลับออกมาย่างต่อเนื่อง


| | | | | | | | | |
|-----------|-----------|-----------|-----------|---|----|----|---|---|
| $S_{0,0}$ | $S_{0,1}$ | $S_{0,2}$ | $S_{0,3}$ | = | 15 | 11 | 7 | 3 |
| $S_{1,0}$ | $S_{1,1}$ | $S_{1,2}$ | $S_{1,3}$ | | 14 | 10 | 6 | 2 |
| $S_{2,0}$ | $S_{2,1}$ | $S_{2,2}$ | $S_{2,3}$ | | 13 | 9 | 5 | 1 |
| $S_{3,0}$ | $S_{3,1}$ | $S_{3,2}$ | $S_{3,3}$ | | 12 | 8 | 4 | 0 |

State

Shift Register


รูปที่ 3.16 แผนภาพแสดงลำดับการเก็บข้อมูลสถานะในเรจิสเตอร์แบบเลื่อน

นอกจากนี้เมื่อพิจารณาการทำงานของวงจรข่ายเรจิสเตอร์แล้วจะพบว่าวงจรนี้ต้องทำหน้าที่แทนวงจรเลื่อนด้วย ไดchein ส่วนของข้อมูลสถานะกระบวนการเลื่อนและทำให้ลำดับของการส่งข้อมูลไม่เหมือนกระบวนการอื่น เมื่อพิจารณาการใช้เรจิสเตอร์แบบเลื่อนที่มีอยู่ในเอกสารพิจิตรุ่น Spartan-3 ซึ่งมีวงจรเป็นดังรูปที่ 3.17 จะพบว่าการเปลี่ยนลำดับของข้อมูลสามารถทำได้โดยการเปลี่ยนสัญญาณควบคุมมัลติเพลกเซอร์ของเรจิสเตอร์แบบเลื่อน




รูปที่ 3.17 แผนภาพแสดงวงจรเรจิสเตอร์แบบเลื่อนภายในเอกสารพิจิตรุ่น Spartan-3

เมื่อพิจารณาลำดับในการส่งข้อมูลสถานะไปข้างวงจรข่ายที่สามารถเปลี่ยนโครงร่างได้เพื่อท้ากระบวนการเลื่อนแล้ว จะพบว่าตำแหน่งของข้อมูลก่อนและหลังกระบวนการเลื่อนถูกเปลี่ยนดังรูปที่ 3.18 นั่นหมายความว่าลำดับในการส่งข้อมูลสถานะจะเป็นดังรูปที่ 3.19



รูปที่ 3.18 แผนภาพแสดงตำแหน่งของข้อมูลสถานะก่อนและหลังกระบวนการเลื่อน

$$15 \rightarrow 10 \rightarrow 5 \rightarrow 0$$



รูปที่ 3.19 แผนภาพแสดงลำดับในการส่งข้อมูลสถานะเพื่อท้ากระบวนการเลื่อน

เมื่อพิจารณาถึงด้านของการส่งข้อมูลสถานะเพื่อทำกระบวนการผลิตแล้วเป็นมาตรฐานสอง จะพบว่า ถ้าด้านของการส่งข้อมูลสถานะเพื่อทำกระบวนการผลิตแล้วนี้สามารถเขียนเป็นสมการ ล้าดับได้ดังนี้

$$a_n = a_{n-1} - 0101_2$$

และเนื่องจากไม่สามารถเลือนเรจิสเตอร์แบบเดือนในขณะที่ทำกระบวนการผลิตแล้วโดย การเปลี่ยนค่ามัลติเพลกเกอร์ในเรจิสเตอร์แบบเดือน เพราะจะทำให้ข้อมูลบางส่วนสูญหาย ในการเก็บข้อมูลสถานะจึงจำเป็นต้องใช้เรจิสเตอร์แบบเดือนขนาด 16×8 บิตจำนวน 2 ตัวเพื่อให้ผลลัพธ์ กัน อ่านและเขียนในกระบวนการผลิตแล้วของแต่ละรอบ ซึ่งการเพิ่มเรจิสเตอร์นี้จะไม่สิ้นเปลืองวงจร มากนักเพราะเราสามารถใช้สไลช์เอ็ม (SliceM) เพียง 8 สไลช์ในการสร้างเรจิสเตอร์แบบเดือน ขนาด 16×8 บิต 1 ตัว


แต่กระบวนการขยายคือที่นั่นนี้มีการทำงานที่ขับขันกว่ากระบวนการหัสระยะ มีกระบวนการผลิตค่าที่กระทำกับข้อมูลคือเพียงหลักเดียว กระบวนการวนวอกค่าคงที่ของแต่ละรอบที่กระทำกับข้อมูลตัวแหน่งเดียวเท่านั้น และกระบวนการวนวอกคือซึ่งต้องใช้ข้อมูลคือที่ผ่านกระบวนการก่อนหน้าแล้วกับข้อมูลคือที่ซึ่งไม่ผ่านกระบวนการก่อนหน้า ดังนั้นการใช้แรมซึ่งสามารถสร้างได้จากสไลช์เอ็มจึงเป็นแนวคิดที่ง่ายที่สุดในการจัดการความบุ่งมาก โดยจะใช้แรมขนาด 16×8 บิต เพื่อเก็บข้อมูลคือ และรวมขนาด 4×8 บิตเพื่อเก็บข้อมูลคือชั่วคราว โดยคือชั่วคราวนี้ จะเป็นแหล่งข้อมูลหลักที่ใช้ในการวนกระบวนการขยายคือดังแสดงในรูปที่ 3.7 คือใช้เป็นข้อมูลตั้งต้นในกระบวนการผลิตค่า กระบวนการวนวอกค่าคงที่ของแต่ละรอบและกระบวนการวนวอกคือซึ่งรวมขนาด 16×8 บิตและรวมขนาด 4×8 บิตนี้สามารถสร้างได้จากสไลช์เอ็ม 8 สไลช์ทั้งคู่ สำหรับค่าคงที่ของแต่ละรอบนั้นจะถูกเก็บไว้ในรวมขนาด 10×8 บิตที่สร้างจากสไลช์เอ็ม 8 สไลช์ซึ่งเดียวกัน เพื่อให้ได้วงจรที่มีขนาดเล็ก

เมื่อพิจารณาถึงการส่งข้อมูลจากการรับข้อมูลเรจิสเตอร์ไปยังบัสแม่โครอินพุตทั้งสอง ได้แก่ บัสแม่โครอินพุต 1 และบัสแม่โครอินพุต 2 จะพบว่าข้อมูลที่จะส่งให้บัสแม่โครทั้งสองนั้นได้ถูก กำหนดโดยวงจรบอร์ดที่จะนำข้อมูลไปใช้ซึ่งมีรายละเอียดดังนี้

1. วงจรบอร์ดที่ต้องการข้อมูลสถานะและข้อมูลคือที่จากบัสแม่โครอินพุต 1
2. วงจรบอร์ดที่ต้องการข้อมูลสถานะจากบัสแม่โครอินพุต 1
3. วงจรบอร์ดที่ต้องการข้อมูลสถานะและข้อมูลคือที่จากบัสแม่โครทั้งสองพร้อมๆ กัน ข้อมูลคือและข้อมูลคือชั่วคราวจากบัสแม่โครทั้งสองพร้อมๆ กัน และข้อมูลค่าคงที่ของแต่ละรอบและข้อมูลคือชั่วคราวจากบัสแม่โครทั้งสองพร้อมๆ กัน

ดังนั้นวงจรบอร์ดเรจิสเตอร์จะต้องสามารถส่งข้อมูลสถานะซึ่งได้จากเรจิสเตอร์แบบเดือน 2 ตัว ข้อมูลคือ และข้อมูลคือชั่วคราวไปยังบัสแม่โครอินพุต 1 และส่งข้อมูลคือ และข้อมูลค่าคงที่ของ

แต่ละรอบไปปั้งบล็อกไกรอินพุต 2 นั้นหมายความว่าในการออกแบบวงจรย่อของเรจิสเตอร์นี้สามารถใช้มัลติเพลกเชอร์แบบ 4 เลือก 1 เพื่อเลือกข้อมูลส่งให้บล็อกไกรอินพุต 1 และใช้มัลติเพลกเชอร์แบบ 2 เลือก 1 เพื่อเลือกข้อมูลส่งให้บล็อกไกรอินพุต 2



รูปที่ 3.20 แผนภาพสถานะแสดงการทำงานของหน่วยควบคุมการเข้ารหัสอย่างย่อ

3.2.6. หน่วยควบคุมการเข้ารหัส (Encryption Control Unit)

หน่วยควบคุมการเข้ารหัสมีหน้าที่ควบคุมการทำงานทั้งหมดของวงจรเข้ารหัสโดยใช้สถาปัตยกรรมแบบได้อ่ายพลวัต ยกเว้นการเปลี่ยนโครงร่างแบบ โดยการควบคุมกระบวนการเปลี่ยนโครงร่างจะเป็นหน้าที่ของหน่วยควบคุมการเปลี่ยนโครงร่าง โดยหน่วยควบคุมการเข้ารหัสที่ได้ออกแบบไว้จะมีการทำงานหลายขั้นตอนซึ่งจะสามารถอธิบายได้ด้วยแผนภาพสถานะได้ดังแสดงในรูปที่ 3.20 ซึ่งจากรูปจะเห็นว่าหน่วยควบคุมการเข้ารหัสสามารถแบ่งออกเป็นสถานะหลักๆ ได้ 13 สถานะดังนี้

- สถานะรีเซ็ต (Reset State) – สถานะนี้เป็นสถานะว่าง ไม่มีการทำงานใดๆ ใช้ในการรีเซ็ตสำหรับการรีเซ็ตจากภายนอกวงจร เมื่อมีการสั่งให้เข้ารหัสจะเปลี่ยนสถานะเป็น “สถานะอ่านข้อมูลสถานะ” เพื่อเริ่มขั้นตอนการเข้ารหัส


2. สถานะอ่านข้อมูลสถานะ (ReadState State) – สถานะนี้จะประกอบด้วย 16 สถานะบิตๆ ซึ่งทำหน้าที่อ่านข้อมูลที่ต้องการจะเข้ารหัสจากภายนอกแล้วนำมาเก็บไว้ในวงจรย่อยเรจิสเตเตอร์ ซึ่งจะต้องใช้ 16 สถานะ เพราะสามารถอ่านข้อมูลได้ครั้งละ 8 บิตเท่านั้น
3. สถานะอ่านข้อมูลคีย์ (ReadKey State) - สถานะนี้จะประกอบด้วย 16 สถานะบิตๆ ซึ่งทำหน้าที่อ่านคีย์ของการเข้ารหัสจากภายนอกแล้วนำมาเก็บไว้ในวงจรย่อยเรจิสเตเตอร์ ซึ่งจะต้องใช้ 16 สถานะ เพราะสามารถอ่านข้อมูลได้ครั้งละ 8 บิตเท่านั้น
4. สถานะเขียนข้อมูลสถานะ (WriteState State) - สถานะนี้จะประกอบด้วย 16 สถานะบิตๆ ซึ่งทำหน้าที่ส่งข้อมูลที่เข้ารหัสเรียบร้อยไปสู่ภายนอก ซึ่งจะต้องใช้ 16 สถานะ เพราะสามารถเขียนข้อมูลได้ครั้งละ 8 บิตเท่านั้น
5. สถานะแทนที่ไบต์ (SubBytes State) – สถานะนี้จะประกอบด้วย 16 สถานะบิตๆ ทำหน้าที่แปลงสถานะของข้อมูลในแต่ละรอบที่ละ 8 บิตด้วยกระบวนการการแทนที่ไบต์ นอกจานี้ยังทำกระบวนการเดือนแคลวีเพร์รอมฯกันด้วย โดยการเลือกส่างข้อมูลตามวิธีที่ได้ออกแบบไว้ในหัวข้อ 3.2.5 ทำให้ไม่ต้องมีสถานะสำหรับกระบวนการเดือนแคลวี ซึ่งเมื่อดึงสถานะบิตที่ 16 จะมีการตรวจสอบว่าเป็นการเข้ารหัสรอบสุดท้ายหรือไม่ ถ้าเป็นการเข้ารหัสรอบสุดท้ายจะไม่เปลี่ยนสถานะเป็น “สถานะเปลี่ยนโครงแบบเป็นวงจรย่อยເອົກຊ່ອງວິທີ” ตามปกติ แต่จะเปลี่ยนสถานะเป็น “สถานะเปลี่ยนโครงแบบเป็นวงจรย่อยເອົກຊ່ອງວິທີ” เพื่อข้ามขั้นตอนการทดสอบหลักในการอบสุดท้าย
6. สถานะผสมหลัก (MixColumns State) – สถานะนี้จะประกอบด้วย 19 สถานะบิตๆ ทำหน้าที่แปลงสถานะของข้อมูลในแต่ละรอบด้วยกระบวนการผสมหลัก โดยจะแบ่งเป็น 3 สถานะสำหรับการอ่านข้อมูลล่วงหน้า และอีก 16 สถานะสำหรับกระบวนการผสมหลักข้อมูลสถานะทั้ง 128 บิต
7. สถานะนวกคีย์แต่ละรอบ (AddRoundKey State) - สถานะนี้จะประกอบด้วย 16 สถานะบิตๆ ทำหน้าที่แปลงสถานะของข้อมูลในแต่ละรอบที่ละ 8 บิตด้วยกระบวนการนวนคีย์แต่ละรอบ ซึ่งเมื่อดึงสถานะบิตที่ 16 จะมีการตรวจสอบว่าเป็นการเข้ารหัสรอบสุดท้ายหรือไม่ ถ้าเป็นการเข้ารหัสรอบสุดท้ายจะเปลี่ยนสถานะเป็น “สถานะเขียนข้อมูลสถานะ” แต่ถ้าไม่ใช่การเข้ารหัสรอบสุดท้ายก็จะเปลี่ยนสถานะเป็น “สถานะเปลี่ยนโครงแบบเป็นวงจรย่อยເອົກຊ່ອງວິທີ” เพื่อทำการเข้ารหัสรอบต่อไป
8. สถานะแทนที่คำ (SubWord State) - สถานะนี้จะประกอบด้วย 4 สถานะบิตๆ ทำหน้าที่แปลงคีย์ในแต่ละรอบที่ละ 8 บิตด้วยกระบวนการแทนที่คำ นอกจานี้ยังทำกระบวนการเดือนคำไว้เพร์รอมฯกันด้วย โดยการเลือกส่างข้อมูลตามวิธีที่ได้ออกแบบไว้ในหัวข้อ 3.2.5 ทำให้ไม่ต้องมีสถานะสำหรับกระบวนการเดือนคำ

9. สถานะคำนวณคีย์ (CalculateKey State) - สถานะนี้จะประกอบด้วย 26 สถานะบ่อบา โดยจะแบ่งเป็น 10 สถานะบ่อบา สำหรับกระบวนการนวนค่าคงที่ของแต่ละรอบ แต่จะมีเพียงสถานะบ่อบาเดียวเท่านั้นที่ถูกเลือกให้ทำงานในแต่ละรอบของการเข้ารหัส เพราะค่าคงที่ของแต่ละรอบมีค่าไม่เท่ากันจึงต้องมีสถานะแยกสำหรับแต่ละรอบเพื่อทำการเลือกค่าคงที่ที่จะนำมาบวกในแต่ละรอบ โดยกระบวนการนวนค่าคงที่ของแต่ละรอบนี้จะทำกับข้อมูลคีย์เพียง 8 บิตเท่านั้นในแต่ละรอบ ส่วนสถานะที่เหลืออีก 16 สถานะบ่อบาจะทำหน้าที่แปลงข้อมูลคีย์ด้วยกระบวนการนวนค่าคงที่ซึ่งกระบวนการนี้จะกระทำกับข้อมูลคีย์ทั้ง 128 บิต โดยจะกระทำทีละ 8 บิต
10. สถานะเปลี่ยนโครงแบบเป็นวงจรบ่อบาส์บ็อกซ์ (ReconfigSBox State) - เป็นสถานะที่ใช้ในการเปลี่ยนโครงแบบเป็นวงจรบ่อบาส์บ็อกซ์ ซึ่งจะต้องให้รอดำเนินการทำงานของหน่วยควบคุมการเปลี่ยนโครงแบบทำงานเสร็จสิ้นก่อนจึงจะเปลี่ยนสถานะเพื่อทำงานต่อไปได้ตามที่ได้ออกแบบไว้ในหัวข้อ 3.2.1
11. สถานะเปลี่ยนโครงแบบเป็นวงจรบ่อบาพัฒหลัก (ReconfigMixColumn State) - เป็นสถานะที่ใช้ในการเปลี่ยนโครงแบบเป็นวงจรบ่อบาพัฒหลัก ซึ่งจะต้องให้รอดำเนินการทำงานของหน่วยควบคุมการเปลี่ยนโครงแบบทำงานเสร็จสิ้นก่อนจึงจะเปลี่ยนสถานะเพื่อทำงานต่อไปได้ตามที่ได้ออกแบบไว้ในหัวข้อ 3.2.1
12. สถานะเปลี่ยนโครงแบบเป็นวงจรบ่อบาเอ็กซ์อร์ 1 (ReconfigXOR1 State) - เป็นสถานะที่ใช้ในการเปลี่ยนโครงแบบเป็นวงจรบ่อบาเอ็กซ์อร์ ซึ่งจะต้องให้รอดำเนินการทำงานของหน่วยควบคุมการเปลี่ยนโครงแบบทำงานเสร็จสิ้นก่อนจึงจะเปลี่ยนสถานะเพื่อทำงานต่อไปได้ตามที่ได้ออกแบบไว้ในหัวข้อ 3.2.1
13. สถานะเปลี่ยนโครงแบบเป็นวงจรบ่อบาเอ็กซ์อร์ 2 (ReconfigXOR2 State) - เป็นสถานะที่ใช้ในการเปลี่ยนโครงแบบเป็นวงจรบ่อบาเอ็กซ์อร์เหมือนกับ “สถานะเปลี่ยนโครงแบบเป็นวงจรบ่อบาเอ็กซ์อร์ 1” แต่เนื่องสถานะที่จะเปลี่ยนภายหลังจากการเปลี่ยนโครงแบบเสร็จสิ้นไม่เหมือนกันจึงได้แบ่งออกเป็น 2 สถานะ จะเห็นได้ว่าหน่วยควบคุมการเข้ารหัสนี้มีสถานะทั้งหมด 134 สถานะ และสถานะส่วนมากนั้นใช้กำหนดค่าสัญญาณควบคุมสัญญาณเดียวกัน ซึ่งทำให้การอุปกรณ์เครื่องสถานะจำกัด (Finite State Machine) ที่เข้ารหัสสถานะแบบเลขฐานสอง (Binary Encoding) นั้นมีขนาดใหญ่เนื่องจากจำนวนสถานะที่จะต้องนำไปแบ่งเป็นสัญญาณควบคุมมีจำนวนมาก ในการออกแบบหน่วยควบคุมการเข้ารหัสของวงจรเข้ารหัสต้องอีสานที่เปลี่ยนโครงแบบได้อย่างพลวัตจนถึงเลือกการเข้ารหัส สถานะด้วยวิธีการวันซอฟ (One-hot Encoding) โดยการเข้ารหัสสถานะแบบวันซอฟนี้จะใช้ฟลิปฟล็อปหนึ่งตัวต่อหนึ่งสถานะ โดยในขณะหนึ่งจะมีฟลิปฟล็อปเพียงตัวเดียวเท่านั้นที่เป็น 1 ซึ่งจะทำให้วงจรแปลงสถานะเป็นสัญญาณควบคุมมีขนาดเล็กและสามารถทำงานได้อย่างรวดเร็ว

เนื่องจาก การเปลี่ยนสถานะเป็นสัญญาณควบคุมจะใช้เพียงเกตหนรีอ (Or) เพียงหนึ่งเกตเท่านั้นต่อหนึ่งสัญญาณควบคุม

3.2.7. หน่วยควบคุมการเปลี่ยนโครงแบบ (Reconfiguration Control Unit)

หน่วยควบคุมการเปลี่ยนโครงแบบเป็นเครื่องสถานะจำกัด (Finite State Machine : FSM) อย่างง่ายที่มีสถานะทั้งหมดเพียง 4 สถานะ ดังรูปที่ 3.21



รูปที่ 3.21 แผนภาพสถานะแสดงการทำงานของหน่วยควบคุมการเปลี่ยนโครงแบบ


จากรูปที่ 3.21 เมื่อหน่วยควบคุมการเปลี่ยนโครงแบบได้รับสัญญาณสั่งให้เปลี่ยนโครงแบบจากหน่วยควบคุมการเข้ารหัส หน่วยควบคุมจะเปลี่ยนสถานะจาก “รีเซ็ต (Reset)” เป็น “ตรวจสอบ (Check)” ซึ่งสถานะจะทำการตรวจสอบว่าต้องกันวงจรอย่างที่ต้องการจะเปลี่ยนโครงแบบไปหรือไม่ ถ้าตรวจสอบพบว่าควบคุมการเปลี่ยนโครงแบบจะเปลี่ยนสถานะกลับเป็น “เสร็จ (Done)” แต่ถ้าไม่ตรงกันก็จะเริ่มทำการเปลี่ยนโครงแบบโดยเปลี่ยนสถานะเป็น “เปลี่ยนโครงแบบ (Reconfig)” ซึ่งในสถานะนี้หน่วยควบคุมจะส่งสัญญาณควบคุมการเปลี่ยนโครงแบบ CS_B เป็นสูญญ์หรือต่ำออกไปเพื่อสั่งให้ออฟพิจิโอเปลี่ยนโครงแบบตามรูปที่ 3.11 พร้อมทั้งทำการเปลี่ยนตำแหน่งของหน่วยความจำโครงแบบไปเรื่อยๆเพื่อเลือกด้านหนึ่งของหน่วยความจำโครงแบบที่ถูกต้อง การเปลี่ยนโครงแบบจะเสร็จสิ้นเมื่อส่งข้อมูลโครงแบบที่ต้องการไปยังออฟพิจิโอ กรณีล้วนซึ่งจะทำให้เกิดการเปลี่ยนสถานะเป็น “ตรวจสอบ” อีกครั้งจนกว่าจะเปลี่ยนโครงแบบเป็น วงจรที่ต้องการ ได้อย่างถูกต้อง สำหรับสถานะ “เสร็จ” จะมีการตรวจสอบโครงแบบชั่นเดียวทั้งสถานะ “ตรวจสอบ” ถ้าวงจรอยู่ที่ได้บังไม่ตรงกันที่ต้องการจะมีการเปลี่ยนโครงแบบอีกครั้งโดยการเปลี่ยนสถานะกลับไปเป็น “เปลี่ยนโครงแบบ” แต่ถ้าถูกต้องแล้วจะมีการส่งสัญญาณออกหน่วย

กระบวนการเข้ารหัส และจารอจนกว่าสัญญาณเปลี่ยนโครงรูปจะถูกยกเลิกซึ่งจะเปลี่ยนสถานะกลับเป็น “รีเซ็ต”

3.2.8. หน่วยความจำการรีคอนฟิเกชัน (Reconfiguration Memory)

เป็นหน่วยความจำภายในอุปกรณ์พิจิตรตามที่ได้ออกแบบไว้ในหัวข้อ 3.1.3 ซึ่งในงานวิจัยนี้ได้เลือกใช้แรงจากภายนอก เนื่องจากการอ่านข้อมูลจากแรงสามารถทำได้รวดเร็วและสามารถอ่านข้อมูลบนนานที่ละ 8 บิตจากตำแหน่งใดก็ได้ ซึ่งสะดวกสำหรับการเดือดโปรแกรมโครงรูป ซึ่งสัญญาณสำหรับการควบคุมการทำงานของแรงจะถูกบังคับไว้ให้เป็นอ่านตลอดการทำงานของวงจรเข้ารหัสโดยอิสระที่เปลี่ยนโครงรูปได้ และตำแหน่งของข้อมูลจะได้จากหน่วยความจำการเปลี่ยนโครงรูปภายในอุปกรณ์พิจิตร และข้อมูลโครงรูปที่อ่านได้จะถูกต่อรองเข้าไปข้างหน้าที่ใช้ในการเปลี่ยนโครงรูปของอุปกรณ์พิจิตร ซึ่งจะทำให้การออกแนวโน้มพิจิตรสะดวกขึ้น

3.3. พฤติกรรมของวงจร



รูปที่ 3.22 แผนภาพแสดงการทํางานของวงจรเข้ารหัสโดยอิสระที่สามารถเปลี่ยนโครงรูปได้

จากการออกแบบที่ได้กล่าวไว้ข้างต้น จะได้ว่าจะเข้ารหัสโดยอีอีสที่เปลี่ยนโครงแบบได้อ่ายพลวัตที่มีพฤติกรรมที่สามารถอธิบายได้ด้วยแผนภาพแสดงการทำงานในรูปที่ 3.22 โดยการทำงานของจริงจะเข้ารหัสโดยอีอีสที่เปลี่ยนโครงแบบได้อ่ายพลวัตจะเริ่มต้นที่การรีเซ็ต (Reset) เมื่อมีการสั่งให้เข้ารหัสจะเริ่มรับข้อมูลสถานะหรือข้อมูลที่ต้องการจะเข้ารหัส (ReadState) ตามด้วยข้อมูลกีบ (ReadKey) จากนั้นจะทำการแปลงข้อมูลด้วยกระบวนการนวกกีบแต่ละรอบ (AddRoundKey) ซึ่งเป็นการเริ่มต้นการเข้ารหัสแบบออฟชากันนั้นจะทำการเปลี่ยนโครงแบบเป็นวงจรบ่ออยอสบีอกซ์ (ReconfigSBox) ทำการวนการแทนที่คำ (SubWord) และกระบวนการแทนที่ไบต์ (SubBytes) ไปพร้อมๆ กับกระบวนการเดือนคำ (ShiftWord) และกระบวนการเดือนแถว (ShiftRows) ตามลำดับ จากนั้นจึงเปลี่ยนโครงแบบเป็นวงจรบ่ออยพสมหลัก (ReconfigMixColumn) เพื่อทำการวนการพสมหลัก (MixColumns) เมื่อทำงานเสร็จแล้วจะเปลี่ยนโครงแบบเป็นวงจรบ่ออยเอ็กซ์อร์ (ReconfigXOR) เพื่อทำการวนการนวกค่าคงที่ของแต่ละรอบ (AddRcon) กระบวนการนวกกีบ (AddKey) และกระบวนการนวกกีบแต่ละรอบ (AddRoundKey) ตามลำดับและจะทำเช่นนี้ไปจนครบ 10 รอบตามมาตรฐานออฟชาก โดยในรอบที่ 10 จะไม่มีการเปลี่ยนโครงแบบเป็นวงจรบ่ออยพสมหลักและไม่มีการแปลงข้อมูลสถานะด้วยกระบวนการพสมหลัก เมื่อทำการเข้ารหัสเสร็จสิ้นแล้วจะทำการส่งข้อมูลสถานะที่เข้ารหัสแล้วออกไป (WriteState) และกลับเข้าสู่การรีเซ็ตอีกครั้ง ซึ่งจะเห็นได้ว่ากระบวนการที่เป็นสีเทาในรูปที่ 3.22 คือกระบวนการที่เพิ่มขึ้นมาจากการเข้ารหัสโดยอีอีสตามปกติ

3.4. ประสิทธิภาพของจร

ประสิทธิภาพของจรเข้ารหัสโดยอีอีสที่เปลี่ยนโครงแบบได้อ่ายพลวัตสามารถวัดได้จากคุณสมบัติของจร 2 อ่าย คือ

1. ขนาดของวงจร
2. ความเร็วในการทำงาน

โดยขนาดของจรซึ่งเป็นจุดประสงค์หลักของการพัฒนาวงจรที่สามารถเปลี่ยนโครงแบบได้อ่ายพลวัตในงานวิจัยนี้ สามารถวัดได้จากจำนวนสไลซ์ (Slice) ที่ใช้ไป ซึ่งเป็นการวัดขนาดของจรที่เหมาะสมกับการออกแบบวงจรบนอินพุตเจ็ต เนื่องเป็นการแสดงจำนวนทรัพยากรที่ใช้จริงบนอินพุตเจ็ตที่มีข้อเสียคือขนาดสไลซ์ของอินพุตเจ็ตจะแตกต่างกันออกไป ไม่เท่ากันทำให้ไม่สามารถเทียบเท่าผลลัพธ์กันได้ ต่างจากการวัดขนาดวงจร โดยใช้จำนวนเกตสมมูล (Equivalent Gates) ซึ่งเป็นการแปลงวงจรที่ใช้ให้เป็นจำนวนเกตที่ต้องใช้ในการสร้างวงจร จึงสามารถเปรียบเทียบผลลัพธ์ได้ แต่เนื่องจากการเปลี่ยนโครงแบบนั้นเป็นคุณสมบัติเฉพาะด้วยของอินพุตเจ็ตจะต่างกันอยู่ แล้ว และในงานวิจัยนี้เราอาจศึกษาความสามารถในการเปลี่ยนโครงแบบได้อ่ายพลวัต การวัดขนาด

ของวงจร โดยการนับจำนวนสีไลซ์จึงเป็นวิธีที่เหมาะสมกว่าการนับจำนวนเกตสมมูล โดยวงจรที่มีขนาดใหญ่จะใช้สีไลซ์เป็นจำนวนมากกว่าวงจรที่มีขนาดเล็ก

สำหรับการวัดความเร็วในการทำงานซึ่งถือแม้ว่าไม่ใช่คุณภาพของหลักการทำงานวิจัยนี้ แต่ก็ต้องให้ความสนใจ เพราะถ้าวงจรที่ได้ไม่สามารถทำงานได้ภายในเวลาที่สามารถรับได้ ก็อาจถือได้ว่าวงจนั้นไม่มีประสิทธิภาพ ซึ่งการวัดประสิทธิภาพที่เหมาะสมสำหรับวงจรเข้ารหัสก็คือการวัดปริมาณงานที่สามารถทำได้ในช่วงเวลา ซึ่งวิธีในการวัดปริมาณงานนี้เราสามารถวัดได้โดยการนับจำนวนข้อมูลที่สามารถเข้ารหัสได้จริง หรือวัดโดยการวิเคราะห์และคำนวณจากความถี่ของสัญญาณนาฬิกาที่ใช้ในวงจรและการทำงานของวงจร โดยในงานวิจัยนี้จะใช้การวัดปริมาณงานจากการวิเคราะห์และคำนวณโดยนำค่าความถี่ที่วงจรสามารถทำงานได้จากการทดลองมาคำนวณด้วยสมการที่ได้จากการวิเคราะห์การทำงานของวงจร ซึ่งจะได้เป็นปริมาณงานที่วงจรสามารถทำได้รายละเอียดของสมการที่ใช้ในการคำนวณเป็นดังนี้

เนื่องจากการเข้ารหัสอีอีสแบบ 128 บิตหนึ่งครั้งจะได้งาน 128 บิต ดังนั้น ถ้าสามารถหาเวลาที่ใช้ในการเข้ารหัสอีอีสแบบ 128 บิตหนึ่งครั้งได้ จะได้ว่า

$$\text{Throughput(bps)} = \frac{128}{\text{Time(s)}}$$

ซึ่งเราจะสามารถหาเวลาที่ใช้ในการเข้ารหัสอีอีสแบบ 128 บิตหนึ่งครั้งได้จากการรับของสัญญาณนาฬิกาที่ใช้ในการเข้ารหัสอีอีสแบบ 128 บิตหนึ่งครั้งหารด้วยความถี่ที่ใช้

$$\text{Time(s)} = \frac{\text{Cycle}}{\text{frequency(Hz)}}$$

จะได้ว่า

$$\text{Throughput(bps)} = 128 \times \frac{\text{frequency(Hz)}}{\text{Cycle}}$$

โดยความถี่นั้นสามารถวัดได้จากการทดลอง ส่วนจำนวนรอบที่ใช้นั้นจะได้มาจากการวิเคราะห์การทำงานของหน่วยควบคุมทั้งสอง

3.4.1. ขนาดของวงจร

ขนาดของวงจรเข้ารหัสอีอีสที่เปลี่ยนโครงร่างได้อ้างผลวัดเป็นดังแสดงในตารางที่ 3.5 ซึ่งจะเห็นได้ว่าใช้ทรัพยากรบนเอนพีพีจีอยู่มากถึง 349 สีไลซ์ ซึ่งถ้าวงจรเข้ารหัสนี้ในสามารถเปลี่ยนโครงร่างได้ จะต้องใช้สีไลซ์จำนวน 455 สีไลซ์ นั่นหมายความว่าวงจรเข้ารหัสอีอีสที่เปลี่ยนโครงร่างได้สามารถลดจำนวนทรัพยากรที่ใช้ไปได้ถึง 23% แต่ก็ต้องใช้หน่วยความจำภายในอีกเพิ่มขึ้นถึง 207,072 บิต บนเอนพีพีจีอยู่ใน XC3S200-4FT256 ซึ่งถ้าเปลี่ยนเป็น XC3S50-4FT256 จะใช้หน่วยความจำเพียง 145,536 บิต หรือ 48,512 บิตต่อสีไลซ์ 4 หลัก

ตารางที่ 3.5 ตารางแสดงขนาดของวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่ายพลวัต

| | |
|---------------------------------|-------------|
| จำนวนสีล็อกทั้งหมด | 349 สีล็อก |
| วงจรส่วนที่เปลี่ยนโครงแบบไม่ได้ | 252 สีล็อก |
| วงจรข่ายอ่อนน้อมถ่วง | 97 สีล็อก |
| วงจรข่ายพสมหลัก | 73 สีล็อก |
| วงจรข่ายอิลักชอร์ | 33 สีล็อก |
| จำนวน BlockRAM ที่ใช้ | 0 บิต |
| จำนวนหน่วยความจำภายในอกต์ที่ใช้ | 207,072 บิต |

3.4.2. ความเร็วในการทำงาน

ความเร็วในการทำงานของวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่ายพลวัตในงานวิจัยนี้เป็นดังแสดงในตารางที่ 3.6 ซึ่งเป็นการสร้างวงจรนี้ลงบนอเฟฟพิชีอรุ่น XC3S200-4FT256

ตารางที่ 3.6 ตารางแสดงความเร็วของวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่ายพลวัต

| จำนวนรอบสัญญาณนาฬิกา (รอบ) | ความเร็วสูงสุด (เมกะเอิร์ตซ์) | ปริมาณงาน (บิตต่อวินาที) |
|----------------------------|-------------------------------|--------------------------|
| 252,911 | 50 | 25,305 |

จากตารางที่ 3.6 จะเห็นว่าจำนวนรอบสัญญาณนาฬิกาที่ใช้ในการเข้ารหัสนั้นมีจำนวนสูงมากซึ่งเมื่อวิเคราะห์จากการทำงานของวงจรเข้ารหัสอิเล็กทรอนิกส์ที่เปลี่ยนโครงแบบได้อ่ายพลวัต ได้จะพบว่า จำนวนรอบสัญญาณนาฬิกาที่ต้องใช้ในการทำงานเป็นดังตารางที่ 3.7 ซึ่งจะเห็นว่าขั้นตอนที่ใช้จำนวนรอบสัญญาณนาฬิกามากที่สุดคือการเปลี่ยนโครงแบบ โดยขั้นตอนนี้ใช้ไปถึง 99.70% (252,146 รอบ) ของจำนวนรอบสัญญาณนาฬิกาทั้งหมดที่ใช้ ซึ่งถ้าไม่มีคิดเวลาที่ใช้ในการเปลี่ยนโครงแบบจะได้ปริมาณงานเพิ่มขึ้นเป็น 8.366 เมกะบิตต่อวินาที

เนื่องจากจำนวนรอบสัญญาณนาฬิกาที่ใช้ในการเปลี่ยนโครงแบบนั้นขึ้นกับจำนวนบิตของข้อมูลโครงแบบที่ต้องใช้ในการเปลี่ยนโครงแบบ ซึ่งเมื่อเปลี่ยนอเฟฟพิชีอัตโนมัติเป็น XC3S50-4FT256 ขนาดของข้อมูลโครงแบบจะลดลง ซึ่งจะทำให้จำนวนรอบสัญญาณนาฬิกาเพียง 6,144 รอบใน การเปลี่ยนโครงแบบหนึ่งครั้ง หรือ 178,176 รอบต่อการเข้ารหัสอิเล็กทรอนิกส์ ซึ่งจะทำให้ได้ปริมาณงานเพิ่มขึ้นเป็น 35.766 กิโลบิตต่อวินาที

และจากการทดลองสร้างวงจรเข้ารหัสอิเล็กทรอนิกส์ที่ไม่สามารถเปลี่ยนโครงแบบได้อ่ายพลวัต ขั้นพบว่าวงจรนี้จะสามารถทำงานได้ที่ความเร็วสูงสุด 100 เมกะเอิร์ตซ์ ถ้าไม่มีการเปลี่ยนโครงแบบ เมื่อจะทำการเปลี่ยนโครงแบบของอเฟฟพิชีอัตโนมัติ Spartan-3 นั้นสามารถทำได้ที่ความเร็วสูงสุด 50 เมกะเอิร์ตซ์ นั้นหมายความว่าถ้าไม่มีการเปลี่ยนโครงแบบ วงจรเข้ารหัสอิเล็กทรอนิกส์ได้ปริมาณงานเพิ่มขึ้นเป็น 16.732 เมกะบิตต่อวินาที

ตารางที่ 3.7 ตารางแสดงจำนวนรอบสัญญาณนาฬิกาที่ใช้ในการทำงานแต่ละขั้นตอน

| ขั้นตอน | จำนวนรอบสัญญาณนาฬิกา (รอบ) |
|---|----------------------------|
| การติดต่อกันของรากนก | 48 |
| การอ่านข้อมูลสถานะ | $16 \times 1 = 16$ |
| การอ่านข้อมูลคิ๊ฟ | $16 \times 1 = 16$ |
| การเขียนข้อมูลสถานะ | $16 \times 1 = 16$ |
| การเข้ารหัส | 717 |
| กระบวนการแทนที่ใบต์ | $16 \times 10 = 160$ |
| กระบวนการพสมหลัก | $19 \times 9 = 171$ |
| กระบวนการบวกคิ๊ฟแต่ละรอบ | $16 \times 11 = 176$ |
| กระบวนการแทนที่คำ | $4 \times 10 = 40$ |
| กระบวนการบวกคำคงที่ของแต่ละรอบ | $1 \times 10 = 10$ |
| กระบวนการบวกคิ๊ฟ | $16 \times 10 = 160$ |
| การเปลี่ยนโครงร่างแบบ | 252,146 |
| การเปลี่ยนโครงร่างแบบเป็นวงจรบ่อบีอีสบีอีซ' | $8,704 \times 10 = 87,040$ |
| การเปลี่ยนโครงร่างแบบเป็นวงจรบ่อบีพสมหลัก | $8,704 \times 9 = 78,336$ |
| การเปลี่ยนโครงร่างแบบเป็นวงจรบ่อบีอีกซ้อร์ | $8,704 \times 10 = 87,040$ |
| รวม | 252,911 |




ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย

บทที่ 4

การตรวจสอบความถูกต้อง

การตรวจสอบความถูกต้องของข้อความเข้ารหัสทำโดยการใช้เวกเตอร์ทดสอบ (Test Vector) เวกเตอร์ทดสอบนี้เป็นเวกเตอร์ทดสอบชุดเดียวกันกับที่อินสแตนซ์ (NIST: National Institute Standards and Technology) [19] ให้กำหนดไว้เพื่อใช้ทดสอบระเบียบวิธีการเข้ารหัสที่จะมาเป็นเอกสาร การทดสอบมีทั้งหมดแบ่งเป็นสองลักษณะประกอบด้วย


- การทดสอบแบบรู้คำตอบ (KAT: Known Answer Tests) กือชุดของเวกเตอร์ทดสอบเพื่อประสิทธิภาพในแต่ละด้านของการเข้ารหัสใช้ทดสอบที่ละ 128 เวกเตอร์
 - การทดสอบแบบมอนติคาร์โล (MCT: Monte Carlo Tests) กือเวกเตอร์ทดสอบที่ใช้ทดสอบที่ละ 400 เวกเตอร์แต่ละเวกเตอร์ต้องเข้ารหัสข้อมูลที่อยู่ในกันอีกเป็นจำนวน 10,000 รอบ
- นอกจากนี้การทดสอบในแต่ละแบบจะแยกย่อยออกเป็นอิสระโดยมี
- ไบมดอิชีบ (ECB: Electronic Codebook) เป็นไบมดที่ใส่ข้อความเข้าไปโดยตรงดังในรูปที่ 4.1



รูปที่ 4.1 แผนภาพแสดงการทดสอบไบมดอิชีบ

จากรูปที่ 4.1 การเข้ารหัสจะนำอินพุต ($I_1, I_2, \dots, II_{128}$) จากข้อความทั้งหมด (Plain Text) 128 บิต (D_1, D_2, \dots, D_{128}) เข้ามาประมวลผลโดยตรงแล้วส่งออกไปเป็นอาชีพ (O_1, O_2, \dots, O_{128}) ซึ่งจะดำเนินการเข้ารหัสผลที่ได้ก็อช้อความที่เข้ารหัส (C_1, C_2, \dots, C_{128}) เรียบร้อยแล้ว ส่วนการถอดรหัสนำอินพุต ($I_1, I_2, \dots, II_{128}$) จากข้อความที่เข้ารหัสแล้ว (C_1, C_2, \dots, C_{128}) เข้ามาประมวลผลได้เป็นอาชีพ (O_1, O_2, \dots, O_{128}) แล้วส่งออกเป็นข้อความที่ถูกถอดรหัส (D_1, D_2, \dots, D_{128})

2. โหมดคีบีซี (CBC: Cipher Block Chaining) คือโหมดที่นำเอาอินพุตที่เป็นข้อความธรรมดามาทำการเข้ารหัสกับเวกเตอร์ค่าเริ่มต้น (Initialization Vector) ก่อนเข้ารหัสดังแสดงในรูปที่ 4.2.



รูปที่ 4.2 แผนภาพแสดงการทดสอบโหมดคีบีซี

จากรูปที่ 4.2 ในกระบวนการเข้ารหัสข้อมูล (D) ที่เวลาที่หนึ่งทำการเข้ารหัสกับเวกเตอร์ค่าเริ่มต้นก่อนที่ไปเป็นอินพุต (I) เพื่อทำการเข้ารหัสแล้วนำข้อความที่เข้ารหัส (C) ไปใช้เป็นตัวกระทำเข้ารหัสอีกครั้งในรอบถัดไปและเป็นเช่นเดียวกันกับกระบวนการทดสอบครั้งที่แล้ว

กระบวนการทดสอบที่ได้กล่าวมาต้องอาศัยชุดของเวกเตอร์ทดสอบซึ่งถูกจัดเก็บลงเป็นไฟล์ที่มีชื่อต่างกันเพื่อความสะดวกในการเรียกการใช้งานและแต่ละไฟล์จะใช้งานทดสอบในกรณีที่ต่างกันตามตารางที่ 4.1 และ

ตารางที่ 4.2

ตารางที่ 4.1 ตารางแสดงการใช้ไฟล์ชุดเวกเตอร์ทดสอบแบบบุคคลต่อ

| Filename | Mode | Test | Key Sizes (bits) |
|--|------|-------------------------|------------------|
| ecb_vk.txt | ECB | Variable Key KAT | 128, 192, 256 |
| ecb_vt.txt | ECB | Variable Text KAT | 128, 192, 256 |
| ecb_tbl.txt (if applicable) | ECB | Table KAT | 128, 192, 256 |
| ? (possibly multiple files) (if applicable) | ECB | Intermediate Values KAT | 128, 192, 256 |

ตารางที่ 4.2 ตารางแสดงการใช้ไฟล์ชุดเวกเตอร์ทดสอบแบบมอนติคาร์โล

| Filename | Mode | Test | Key Sizes (bits) |
|-------------|------|-------------|------------------|
| ecb_e_m.txt | ECB | Encrypt MCT | 128, 192, 256 |
| ecb_d_m.txt | ECB | Decrypt MCT | 128, 192, 256 |
| cbc_e_m.txt | CBC | Encrypt MCT | 128, 192, 256 |
| cbc_d_m.txt | CBC | Decrypt MCT | 128, 192, 256 |

จากตารางที่ 4.1 จะเห็นได้ว่าเป็นการทดสอบในโหมดดิจิทัลเพียงอย่างเดียวเท่านั้น

Variable Key KAT กือการทดสอบที่ใช้ชุดของเวกเตอร์ทดสอบที่มีข้อความเดียวกันทุกเวกเตอร์ทดสอบมีเพียงคีย์เท่านั้นที่แต่ละเวกเตอร์ทดสอบมีค่าแตกต่างกัน

Variable Text KAT กือการทดสอบที่ใช้ชุดของเวกเตอร์ทดสอบที่มีคีย์เดียวกันทุกเวกเตอร์ทดสอบมีเพียงข้อความเท่านั้นที่แต่ละเวกเตอร์ทดสอบมีค่าแตกต่างกัน

Table KAT กือชุดของเวกเตอร์ทดสอบที่ใช้เพื่อทดสอบตารางเอสบ็อกซ์ (S-Box) เวกเตอร์ทดสอบภายในจะถูกบังคับให้ใช้งานเอกสารทุกๆค่าที่เป็นไปได้

Intermediate Value KAT กือการทดสอบค่าของค่าตอบขั้วคราวที่เกิดขึ้นระหว่างการเข้ารหัส

ดังนั้นแต่ละไฟล์ใช้เพื่อทำการทดสอบดังนี้

ecb_vk.txt – เป็นไฟล์ที่เก็บชุดของเวกเตอร์ทดสอบในโหมดดิจิทัลเพื่อทดสอบการเข้ารหัสแบบข้อความคงที่

ecb_vt.txt – เป็นไฟล์ที่เก็บชุดของเวกเตอร์ทดสอบในโหมดดิจิทัลเพื่อทดสอบการเข้ารหัสแบบคีย์คงที่

ecb_ibl.txt – เป็นไฟล์ที่เก็บชุดของเวกเตอร์ทดสอบในโหมดดิจิทัลเพื่อทดสอบตารางแทนค่าที่ใช้เข้ารหัส (ชุดของเวกเตอร์ทดสอบนี้มีไว้สำหรับการเข้ารหัสที่มีการใช้ตาราง)

ส่วนไฟล์สุดท้ายที่ไม่มีชื่อมีไว้สำหรับทดสอบค่าตอบระหว่างการเข้ารหัสซึ่งผู้ทดสอบเป็นคนตั้งขึ้นมาเองซึ่งอ่อนไหวอ่อนต่อการทดสอบตามมาตรฐานไว้

จาก

ตารางที่ 4.2 จะเห็นได้ว่าการทดสอบแบบมอนติคาร์โลแยกเป็นสองประเภทคือโหมดดิจิทัลและโหมดดิจิทัช สองโหมดนี้บังแยกย่อยระหว่างการเข้ารหัสและดูครับด้วยภาษาในไฟล์ประกอบด้วยเวกเตอร์ทดสอบจำนวน 400 เวกเตอร์ เมื่อนำมาใช้ทดสอบแบบมอนติคาร์โลแต่ละเวกเตอร์จะถูกเข้ารหัสอย่างต่อเนื่องทั้งหมด 10,000 ครั้ง การทดสอบแบบมอนติคาร์โลถูกแบ่งแยกอย่างชัดเจนว่าเข้ารหัสหรือดูครับด้วยนั้นไฟล์ที่นำมาทดสอบจะมีสองไฟล์ด้วยกันคือ

ecb_e_m.txt และ cbc_e_m.txt ไฟล์แรกเพื่อทดสอบการเข้ารหัสด้วยมองดิคาร์โลโหนดอชีบี ส่วนอีกอันเพื่อทดสอบการเข้ารหัสด้วยมองดิคาร์โลโหนดอชีบีซี

4.1. รายละเอียดการตรวจสอบ

เริ่มแรกทดสอบวงจรเข้ารหัสแบบเปลี่ยนโครงร่างได้แก่ โดยวิธีรักษาต่อแบบอิชีบีด้วยไฟล์ที่มีชื่อดังต่อไปนี้

ecb_vk.txt

ecb_vt.txt

ecb_tbl.txt

ecb_iv.txt (เป็นไฟล์ที่รับเดลล์แนมเพิ่มมาด้วยเพื่อทดสอบคำตอบข้อควร)

การทดสอบด้วยไฟล์ทั้งสี่นี้เป็นไปในลักษณะที่ใส่อินพุตเข้าไปแล้วรับคำตอบแบบด้วยต่อตัวเองไม่ต้องดัดแปลงวงจรให้เหมาะสมกับการทดสอบแต่อย่างใด

ต่อจากนั้นทำการทดสอบแบบมองดิคาร์โลโดยไฟล์

ecb_e_m.txt

cbc_e_m.txt

ดังที่ได้กล่าวมานี้แล้วข้างต้นเกี่ยวกับการทดสอบแบบมองดิคาร์โลซึ่งมีทั้งในแบบอิชีบีและชีบีซึ่มีรายละเอียดดังรูปที่ 4.3 และรูปที่ 4.4

```
Initialize KEY0, PT0
FOR I = 0 TO 399
{
    Record I, KEYI, PTI
    FOR j = 0 TO 9,999
    {
        IBj = PTI
        Perform algorithm in encrypt state, resulting in CTj
        PTj+1 = CTj
    }
    Record CTj
    KEYI+1 = KEYI ⊕ last n bits of CT, where n = 128, 192, or
    256 (depending on key size)
    PT0 = CT9999
}
```

รูปที่ 4.3 การทดสอบมองดิคาร์โลแบบอิชีบี

จากรูปที่ 4.3 การทดสอบจะเริ่มด้วยการรับค่ากีบีดังด้าน KEY₀ และข้อมูลความต้องด้าน PT₀ เท่านั้นตามต่อจากนั้นจะเข้าวงวนอันนอก เก็บค่ากีบีและข้อมูลจากนั้นเข้าสู่วงวนอันใหม่แล้วส่งข้อมูลเข้าไปเป็นพารามิเตอร์สำหรับเข้ารหัส (IB_j = PT_I) เมื่อเข้ารหัสเสร็จแล้วก็นำข้อมูลเข้ารหัสที่ได้ไปใช้เป็นอินพุตในครั้งต่อไป (PT_{j+1} = CT_j) วงวนด้านในก็จะวนไปเรื่อยๆ โดยใช้ข้อมูลที่ถูกเข้ารหัสใน

ครั้งก่อนมาเป็นอินพุต ส่วนคีย์จะใช้คีย์เดิมกันตลอดจนจบวนด้านใน เมื่อจบวนด้านในเสร็จสิ้น หนึ่งรอบจะมีการเปลี่ยนคีย์โดยนำอาคีพ์เดิมมาเข้ากับอีกช่อร์กับข้อความสุดท้ายที่เข้ารหัสเสร็จ ($KEY_{i+1} = KEY_i \text{ xor } CT_i$) หลังจากนั้นส่งต่อข้อความสุดท้ายที่ได้จากวนด้านในมาเป็นอินพุตของวนด้านในรอบต่อไป ($PT_0 = CT_{9999}$) ทำเช่นนี้ไปเรื่อยๆจนหมดวงวนด้านนอกก็ถือเป็นการทดสอบเสร็จสิ้น

อย่างไรก็ตามเนื่องจากการทดสอบดังกล่าวทำเป็นวงวนไปเรื่อยๆทั้งหมด 4,000,000 ครั้ง ซึ่งไม่เหมาะสมกับวงจรที่ได้ออกแบบมาตอนต้นจึงจำเป็นต้องดัดแปลงวงจรเพื่อให้ทดสอบได้ การดัดแปลงดังกล่าวไม่ได้ส่งผลต่อการทำงานโดยรวมของวงจรแต่เป็นการปรับแต่งอินพุตที่เข้ามาให้มีลักษณะเหมือนอย่างที่การทดสอบต้องการ วงจรจะถูกดัดแปลงให้สามารถเข้ารหัสอย่างต่อเนื่องได้โดยใช้คีย์เดิมผ่านคือสามารถทำงานของวนด้านในได้แต่ว่าวนของวนด้านนอก (เช่น การหาคีย์ต่อไปให้วางวนด้านใน) จำเป็นต้องใช้มือเข้ามาร่วมทำหน้าที่จากการดัดแปลงมากไปจะส่งผลให้เกิดความซ้ำซ้อนของงานขึ้น

```

Initialize KEY0, IV, PT0

FOR I = 0 TO 399
{
    If (i==0) CV0 = IV
    Record i, KEYi, CV0, PT0
    FOR j = 0 TO 9,999
    {
        IBj = PTj ⊕ CVj
        Perform algorithm in encrypt state, resulting in CTj
        IF (j==0)
            PTj+1 = CV0
        ELSE
            PTj+1 = CTj-1
            CVj+1 = CTj
    }
    Record CTj

    KEYi+1 = KEYi ⊕ last n bits of CT, where n = 128, 192, or
256 (depending on key size)
    PT0 = CT9998
    CV0 = CT9999
}

```

รูปที่ 4.4 การทดสอบมอนติคาร์โลแบบชีบีซี

การทดสอบในแบบชีบีซีจะมีหน้าที่ทดสอบการคล้าหากันอีชีนีแตกต่างกันเพียงแค่การส่งอินพุตไปยังวงจรเข้ารหัสต้องมีการนำข้อความไปอีกช่อร์กับข้อความที่ถูกเข้ารหัสในรอบที่แล้ว ($IB_j = PT_j \text{ xor } CV_j$) ส่วนของโคล์คที่เพิ่มมาเป็นเพียงรายละเอียดปลีกย่อยที่ในการหาข้อความที่ถูกเข้ารหัสในรอบก่อนจะไม่ออกล่าเวย์

การทดสอบวิธีนี้จึงเป็นต้องดัดแปลงจรรที่ขั้นช้อนกว่าเดิมเนื่องจากมีการเปลี่ยนแปลงอินพุตระหว่างวงวนรอบเล็กและการเปลี่ยนแปลงดังกล่าวด้วยความเกี่ยวข้องกับข้อความในครั้งที่ผ่านมาด้วย ดังนั้นการทดสอบในแบบซึ่งมีข้อความเพิ่มส่วนของจรรที่ข้าไปเพื่อตั้งค่าตั้งต้นใหม่ในทุกๆ รอบผลการทดสอบแบบมอนติคาร์โลของทั้งสองกรณีแสดงไว้ในตารางที่ 4.3

4.2. ผลการตรวจสอบ

การทดสอบทั้งสี่เป็นไปอย่างถูกต้อง สามารถสรุปได้เป็นตารางที่ 4.3

ตารางที่ 4.3 ตารางแสดงความถูกต้องในการทดสอบการเข้ารหัส

| ไฟล์ที่ใช้ทดสอบ | ความถูกต้อง(ร้อยละ) |
|-----------------|---------------------|
| ecb_vk.txt | 100 |
| ecb_vt.txt | 100 |
| ecb_tbl.txt | 100 |
| ecb_iv.txt | 100 |
| ecb_e_m.txt* | 100 |
| cbc_e_m.txt* | 100 |

*เป็นการสุ่มทดสอบ เนื่องจากมีเวกเตอร์ทดสอบเป็นจำนวนมาก

จากตารางที่ 4.3 ทำให้สามารถสรุปได้ว่า จรรที่ข้ารหัสแบบเปลี่ยนโครงแบบได้ทำงานได้อย่างถูกต้องตรงตามความต้องการของการเข้ารหัสแบบออฟเซทก่อภาระ



ศูนย์วิทยาทรัพยากร
รุ่หางกรรณ์มหาวิทยาลัย

บทที่ 5

สรุปผลการวิจัย และข้อเสนอแนะ

5.1. สรุปผลการวิจัย

วิธีการออกแบบของเรขาคณิตที่เปลี่ยนโครงแบบได้อ่ายพลวัตเป็นอีกแนวทางหนึ่ง ในที่สามารถนำไปประยุกต์ใช้กับการออกแบบของเรขาคณิตที่มีขนาดใหญ่และต้องการใช้ทรัพยากร อ่ายพลวัต อาทิ เช่น ระบบฝ้าด้ำด่างๆ เพราะวงจรที่ได้จะมีขนาดเล็กและใช้ทรัพยากรน้อย เนื่องจาก ความสามารถในการเปลี่ยนโครงแบบ ทำให้สามารถเปลี่ยนโครงแบบบางส่วนของวงจรให้เป็น วงจรย่อยต่างๆ เพื่อทำงานย่อยๆ ในเวลาที่จำเป็นเท่านั้น ดังนั้นขนาดของวงจรรวมในเวลาหนึ่งจะมี ขนาดไม่เกินขนาดของวงจรรวมทั้งหมด หรือเท่ากับวงจรส่วนที่ไม่สามารถเปลี่ยนโครงแบบได้ รวมกับวงจรย่อยที่มีขนาดใหญ่ที่สุดในระบบ

แต่ถ้าไก่ดีการทำให้วงจร มีความสามารถในการเปลี่ยนโครงแบบได้อ่ายพลวัต จะต้อง มีส่วนควบคุมสำหรับควบคุมการเปลี่ยนโครงแบบ และหน่วยความจำจำนวนหนึ่งสำหรับเก็บ ข้อมูลโครงแบบ ซึ่งเมื่อนำมาหั่นสองส่วนนี้รวมกันวงจรส่วนของวงจรที่ได้มีขนาดใหญ่กว่า วงจรที่ไม่สามารถเปลี่ยนโครงแบบได้ ดังนั้นวงจรที่มีขนาดใหญ่จึงหมายความว่าสามารถเปลี่ยน โครงแบบอย่างพลวัตมากกว่าวงจรที่มีขนาดเล็ก

ถึงแม้ว่าในงานวิจัยนี้จะไม่สนใจด้านความเร็วในการประมวลผล แต่ก็จะเห็นได้ว่า ความเร็วที่ได้นั้นจัดอยู่ในเกณฑ์ที่น่าพอใจสำหรับวงจรที่ต้องเปลี่ยนโครงแบบอย่างต่อเนื่องในการ ทำงานดังจะเห็นได้ว่าเวลาที่ใช้มากที่สุดในการประมวลผล ก็อเวลาที่ใช้ในการเปลี่ยนโครงแบบ (99.70%) ดังนั้นถ้าเราใช้ออฟฟิซิโอที่สามารถเปลี่ยนโครงแบบได้เร็วกว่านี้ เราจะสามารถสร้างวงจรที่ สามารถเปลี่ยนโครงแบบได้อ่ายพลวัตที่ทำงานได้รวดเร็วมากขึ้น

5.2. ข้อเสนอแนะ

เนื่องด้วยเทคโนโลยีอิเล็กทรอนิกส์ที่มีสนับสนุนการออกแบบของวงจรที่ต้องเปลี่ยน โครงแบบระหว่างการทำงานอย่างต่อเนื่องเท่าที่กาว ทำให้ความเร็วในการประมวลผลของวงจรทำ ให้ไม่รวดเร็ว เมื่อจากต้องเสียเวลาในการเปลี่ยนโครงแบบมาก เพราะต้องส่งข้อมูลโครงแบบเป็น จำนวนมาก นอกจากนี้ยังจำเป็นต้องใช้หน่วยความจำสำหรับเก็บข้อมูลโครงแบบอีกเป็นจำนวนมาก มาก ซึ่งถือเป็นข้อเสียของการประยุกต์นี้แนวคิดของการเปลี่ยนโครงแบบได้อ่ายพลวัตมาใช้

เพื่อให้การประยุกต์การเปลี่ยนโครงแบบอย่างพลวัตสามารถลดขนาดของวงจรได้อ่ายมี ประสิทธิภาพ วงจรส่วนที่จะเปลี่ยนโครงแบบควรจะมีขนาดเล็ก เพื่อให้ข้อมูลโครงแบบที่ใช้ในการ เปลี่ยนโครงแบบมีขนาดเล็กซึ่งจะทำให้การเปลี่ยนโครงแบบทำได้รวดเร็วขึ้น ฉะนั้น ข้อเสนอแนะ ขนาดของวงจรที่มีขนาดใหญ่ควรจะเล็กลง แต่การเปลี่ยนโครงแบบแต่ละครั้งนั้นใช้เวลานาน ดังนั้นการเปลี่ยนโครงแบบ

ควรจะทำมีความจำเป็นเท่านั้น และควรมีการเปลี่ยนโครงแบบให้น้อยที่สุดเพื่อลดเวลาที่ใช้ในการเปลี่ยนโครงแบบ นั่นหมายความว่าจะต้องที่จะเปลี่ยนโครงแบบครั้งเดียวที่ต้องใช้เวลาในการทำงานนานหรือใช้งานอย่างต่อเนื่อง เพื่อให้คุ้มกับเวลาที่เสียไปกับการเปลี่ยนโครงแบบ

เนื่องจากความสามารถที่งานได้ในขณะที่มีการเปลี่ยนโครงแบบ ดังนั้นการออกแบบวงจรให้ทำงานอย่างอื่นในขณะที่ทำการเปลี่ยนโครงแบบก็เป็นอิทธิพลที่จะช่วยให้ไม่เสียเวลาที่ใช้ในการเปลี่ยนโครงแบบไปอีกเพล่าประโยชน์

เนื่องจากการประยุกต์แนวคิดในการเปลี่ยนโครงแบบอย่างพลวัตเพื่อลดขนาดของวงจร เป็นแนวคิดที่มีทั้งข้อดีและข้อเสีย ผู้ออกแบบจึงควรพิจารณาวิธีการลดขนาดวงจรด้วยวิธีที่ไม่ทำให้สมรรถนะลดลงก่อนจะนำแนวคิดการเปลี่ยนโครงแบบอย่างพลวัตไปใช้

อย่างไรก็ตาม ผู้วิจัยคาดว่าในอนาคตอันใกล้นี้จะมีการพัฒนาซอฟต์แวร์ที่สามารถเปลี่ยนโครงแบบได้ด้วยการตรวจสอบมา ซึ่งจะทำให้วงจรที่สามารถเปลี่ยนโครงแบบได้ด้วยพลวัตมีประสิทธิภาพสูงขึ้น

ในปัจจุบันเครื่องมือจำลองการทำงานที่มีอยู่ในสามารถใช้จำลองการทำงานของวงจรที่สามารถเปลี่ยนโครงแบบได้ด้วยพลวัต ทำให้การพัฒนาวงจรที่สามารถเปลี่ยนโครงแบบได้ด้วยพลวัตเป็นไปอย่างง่ายดายมาก และต้องอาศัยเครื่องมือภาษาต่างๆในการจับสัญญาณของมาจากอุปกรณ์จริงเพื่อทำการตรวจสอบการทำงาน การพัฒนาเครื่องมือจำลองการทำงานจะช่วยทำให้การพัฒนาวงจรที่สามารถเปลี่ยนโครงแบบได้ด้วยพลวัตทำได้สะดวกขึ้นอย่างมาก

ในการสร้างวงจรที่สามารถปรับตัวได้ด้วยพลวัตนั้น จะต้องอาศัยความสามารถในการเปลี่ยนแปลงโครงแบบของซอฟต์แวร์ ซึ่งซอฟต์แวร์ในปัจจุบันนี้มีความสามารถที่จะเปลี่ยนแปลงโครงแบบได้ด้วยพลวัต โดยเราสามารถที่จะโปรแกรมซอฟต์แวร์ให้ทำงานตามที่เราต้องการได้โดยอาศัยกระแสข้อมูล โครงแบบเป็นตัวกำหนดโครงแบบของซอฟต์แวร์ [20] และเมื่อพิจารณาโครงสร้างของกระแสข้อมูล โครงแบบแล้ว เราจะพบว่าส่วนที่กำหนดการทำงานของซอฟต์แวร์นั้นจะขึ้นอยู่กับข้อมูลที่ถูกเขียนลงไว้ใน FAR (Frame Address Register) และ FDRI (Frame Data Input Register) ซึ่งถ้าเราสามารถเปลี่ยนแปลงข้อมูลในส่วนนี้ให้เหมาะสม วงจรก็จะสามารถปรับเปลี่ยนตัวเองให้ทำงานให้เหมาะสมกับสภาพแวดล้อมได้

เนื่องจากงานวิจัยนี้เป็นการเปิดแนวทางใหม่ในการออกแบบและสร้างวงจรดิจิทัล โดยนำความสามารถในการเปลี่ยนโครงแบบได้ของซอฟต์แวร์ประยุกต์ ซึ่งผู้วิจัยพบว่ามีช่องทางในการพัฒนาต่อได้อีกหลายทาง โดยจะสรุปเป็นหัวข้อดังๆ ได้ดังนี้

1. พัฒนาวิธีการเปลี่ยนโครงแบบบางส่วนให้รวดเร็วขึ้น และลดขนาดหน่วยความจำของโครงแบบที่ใช้ โดยการประยุกต์วิธีการเปลี่ยนโครงแบบบางส่วนโดยการใช้ความแตกต่างเป็นฐาน (Difference-based Partial Reconfiguration) ร่วมกับวิธีการเปลี่ยนโครงแบบบางส่วนโดยการใช้มอ듈เป็นฐาน (Module-based Partial Reconfiguration) ที่ใช้ในงานวิจัยนี้ ซึ่ง

น่าจะช่วยลดขนาดของข้อมูล โครงแบบที่ต้องใช้ ทำให้ใช้เวลาในการเปลี่ยน โครงแบบและ หน่วยวความจำ โครงแบบลดลง

2. วิเคราะห์หาจำนวนและวิธีการที่เหมาะสมในการแบ่งจังหวอดอกเป็นส่วนๆ เพื่อให้การเปลี่ยน โครงแบบอย่างพลวัตท้าวได้อ่ายมีประสิทธิภาพมากที่สุด
3. พัฒนาเครื่องมือสำหรับออกแบบและสร้างจังหวอดที่เปลี่ยน โครงแบบได้อย่างพลวัต รวมถึง เครื่องมือสำหรับตรวจสอบและจัดองจังหวอดที่เปลี่ยน โครงแบบได้อย่างพลวัต
4. นำวิธีการเปลี่ยน โครงแบบอย่างพลวัตไปประยุกต์ในการออกแบบและสร้างจังหวอดที่ สามารถซ่อมแซมตัวเอง (Self-repairing Circuits) หรือจังหวอดที่ทนต่อความผิดพลาด (Fault-tolerant Circuits) ซึ่งรวมไปถึงจังหวอดที่สามารถพัฒนาตัวเองได้ (Evolvable Circuits)



ศูนย์วิทยทรัพยากร อุสาลงกรณ์มหาวิทยาลัย

รายการอ้างอิง

- [1] Kao, C. Benefits of Partial Reconfiguration. *Xcell Journal* issue 55 (2005) : 65-67.
- [2] Kalte, H., G. Lee, M. Porrmann, and U. Ruckert, REPLICA: A Bitstream Manipulation Filter for Module Relocation in Partial Reconfigurable Systems, *19th IEEE International Parallel and Distributed Processing Symposium* (2005).
- [3] Berthelot, F., F. Nouvel and D. Houzet, Partial and dynamic reconfiguration of FPGAs: a top down design methodology for an automatic implementation, *20th International Parallel and Distributed Processing Symposium* (2006).
- [4] Sedcole, P., B. Blodget, T. Becker, J. Anderson, and P. Lysaght, "Modular dynamic reconfiguration in Virtex FPGAs, *IEE Proceedings Computers and Digital Techniques* 153 (2006) : 157-164
- [5] Heng, T. and F. D. Ronald, A Physical Resource Management Approach to Minimizing FPGA Partial Reconfiguration Overhead, *IEEE International Conference on Reconfigurable Computing and FPGA's* (2006) : 1-5.
- [6] National Institute of Standards and Technology (NIST), *Advanced Encryption Standard (AES)*, Federal Information Processing Standards (FIPS) Publication 197, 2001.
- [7] Fu, Y., L. Hao, X. Zhang and R. Yang, Design of an extremely high performance counter mode AES reconfigurable processor, *Second International Conference on Embedded Software and Systems* (2005).
- [8] Jian, X., L. Yuan-feng, D. Zi-bin and S. Yi. Design and Implementation of reconfigurable AES IP Core using FPGAs. *The 6th International Conference On ASIC Proceeding* (2005) : 765-765.
- [9] Chaves, R., G. Kuzmanov, S. Vassiliadis and L. Sousa. Reconfigurable Memory Based AES Co-Processor. *20th International Parallel and Distributed Processing Symposium* (2006).
- [10] Perez, O., Y. Berville, C. Tanougast, and S. Weber, Comparison of various strategies of implementation of the algorithm of encryption AES on FPGA, *International Symposium on Industrial Electronics* 2 (2006) : 3276-3280.
- [11] Liu, T., C. Tanougast, and S. Weber, Toward a methodology for optimizing algorithm-architecture adequacy for implementation reconfigurable system, *13th IEEE International Conference on Electronics, Circuits and Systems* (2006) : 1085-1088.

- [12] Sripornprasert, J. and Chongstitvatana, P., The AES encryption circuit on a reconfigurable hardware, *Electrical Engineering, Electronics, Computer, Telecommunications and Information Technology (ECTI) International Conference* (2007) : 1139-1142.
- [13] เจน โพชิ ศรีพงประเสริฐ, วงจรเข้ารหัสอิเล็กทรอนิกส์เปลี่ยนโครงร่างแบบได้, วิทยานิพนธ์ปริญญาวิศวกรรมศาสตรบัณฑิต, จุฬาลงกรณ์มหาวิทยาลัย, 2549.
- [14] Xilinx, *Spartan-3 FPGA Family: Complete Data Sheet*, DS099, 2007.
- [15] Xilinx, *Spartan-3 Generation FPGA User Guide*, UG331, v1.2, 2007.
- [16] Xilinx, *Spartan-3 Generation Configuration User Guide*, UG332, v1.2, 2007.
- [17] Xilinx, *Two Flows for Partial Reconfiguration: Module Based or Difference Based*, XAPP290, v1.2, 2004.
- [18] Lysaght, P., B. Brodget, J. Mason, J. Young, and B. Bridgford, Invited Paper: Enhanced Architectures, Design Methodologies and CAD Tools for Dynamic Reconfiguration of Xilinx FPGAs, *International Conference on Field Programmable Logic and Applications* (2006).
- [19] National Institute of Standards and Technology (NIST), <http://csrc.nist.gov/CryptoToolkit/aes/>. Computer Security Resource Center (CSRC), 1998.
- [20] Xilinx, *Spartan-3 Advanced Configuration Architecture*, XAPP452, v1.0, 2004.
- [21] Becker, J., M. Hubner, G. Hettich, R. Constapel, J. Eisenmann and J. Luka, Dynamic and Partial FPGA Exploitation, *Proceedings of IEEE 95* (Feb. 2007) : 438-452.
- [22] Daemon, J. and V. Rijmen, *The design of Rijndael: AES-The Advanced Encryption Standard*, New York : Springer-Verlag, 2002.
- [23] National Institute of Standards and Technology (NIST), *Data Encryption Standard (DES)*, Federal Information Processing Standards (FIPS) Publication 46-3, 1999.
- [24] Chodowiec, P. and K. Gaj, Very Compact FPGA Implementation of the AES Algorithm, *Cryptographic Hardware and Embedded Systems LNCS* vol. 2779 (2003) : 319-333.
- [25] Good, T. and M. Benaissa, AES on FPGA from the Fastest to the Smallest, *Cryptographic Hardware and Embedded Systems LNCS* 3659 (2005) : 427-440.
- [26] Hodjat, B. and I. Verbauwhede, Area-Throughput Trade-offs for Fully Pipelined 30 to 70 Gbits/s AES Processors, *IEEE Transactions on Computer* 55 (Apr. 2006) : 366-372.

ประวัติผู้เขียนวิทยานิพนธ์

นายพีระ ดันธรวงศ์ เกิดเมื่อวันที่ 24 พฤษภาคม พ.ศ. 2526 ที่จังหวัดกรุงเทพฯ สำเร็จการศึกษาระดับประถมศึกษาจากโรงเรียนสาธิต มศว ประสาณมิตร สำเร็จการศึกษาระดับมัธยมศึกษาตอนต้นจากโรงเรียนสาธิต มศว ปทุมวัน สำเร็จการศึกษาระดับมัธยมศึกษาตอนปลาย จากโรงเรียนเตรียมอุดมศึกษา สำเร็จการศึกษาระดับปริญญาบัณฑิต ในสาขาวิชาศึกษาครรภ์ คอมพิวเตอร์ จากคณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัยในปีการศึกษา 2548



ศูนย์วิทยทรัพยากร จุฬาลงกรณ์มหาวิทยาลัย