




ศึกษาการออกแบบแผ่นวงจรเครื่องข่ายท้องถิ่นโดยใช้ชุดไอซี TMS380

4.1 ขั้นตอนในการพัฒนาโดยใช้แบบจำลองขบวนการ

หลักการที่จะนำมาเป็นแนวทางในการพัฒนาครั้งนี้ได้ใช้ แบบจำลองขบวนการ (Process model) ในแบบที่เรียกว่า แบบจำลองวนซ้ำเต็มรูป (Fully iterative model) (Beam 1990) โดยในแบบจำลองนี้ได้แบ่งขั้นตอนการพัฒนาผลิตภัณฑ์ไว้ 4 ขั้นตอน คือ กำหนดความต้องการ ออกแบบ พัฒนา และ ทดสอบ ซึ่งเมื่อเสร็จสิ้นทั้ง 4 ขั้นตอนแล้วก็จะมีการส่งมอบออกไปใช้หรือเข้าสู่ตลาด หลักการที่สำคัญของแบบจำลองขบวนการแบบนี้ก็คือ ในแต่ละขั้นตอนการพัฒนานั้นสามารถมีการส่งผลสะท้อนกลับให้ไปเริ่มทำขั้นตอนก่อนหน้านั้นได้ทุกกระยะ ซึ่งจะเห็นได้ว่ามีความยืดหยุ่นมากจึงสามารถสนองความต้องการได้ตรงจุดและรวดเร็วที่สุด ทั้งยังตรงกับสภาพความเป็นจริงในการพัฒนาอีกด้วย



รูปที่ 4.1 แบบจำลองขบวนการ ชนิด แบบจำลองวนซ้ำเต็มรูป (Beam 1990)

ในการพัฒนาครั้งนี้ ได้ทำเพียง 2 ขั้นตอน คือ กำหนดความต้องการ และ ออกแบบ แต่ก็ได้ให้แนวทางที่จะทำขั้นตอนต่อไปไว้ด้วย

4.2 ข้อกำหนดในการออกแบบ

ในขั้นตอนการกำหนดความต้องการในการพัฒนาผลิตภัณฑ์นั้น สามารถแบ่งเป็น 2 ขั้นตอนย่อย (Protopapas 1988) คือ ข้อกำหนดตามความต้องการของผู้ใช้ (Product requirements specification) และ ข้อกำหนดในการออกแบบระบบ (System design specification) ซึ่งข้อกำหนดในแบบแรกจะมาจากการรวบรวม ข้อมูลเกี่ยวกับความต้องการของผู้ใช้ ซึ่งในวงการอุตสาหกรรมจริงๆ แล้วผู้ที่ทำหน้าที่ คือ ฝ่ายการตลาด ซึ่งจะส่งต่อข้อกำหนดนี้ไปยังฝ่ายวิศวกรรม ฝ่ายวิศวกรรมก็จะทำการนำ ความต้องการเบื้องต้นนี้ มาวิเคราะห์ความเป็นไปได้และตั้งข้อกำหนดต่างๆ ทางด้าน เทคนิคขึ้นมา ตามที่เรียกว่า ข้อกำหนดในการออกแบบระบบ ดังที่กล่าวข้างต้น

สำหรับในการวิจัยครั้งนี้ ได้รวบรวมข้อกำหนดทั้ง 2 ขั้นตอนไว้ด้วยกัน เพราะ เป็นการทำวิจัยโดยผู้เดียว และ มุ่งเน้นในด้านการศึกษาเป็นหลัก

ข้อกำหนดในการออกแบบแผ่นวงจรอะแดปเตอร์สำหรับเครื่องข่ายท้องถิ่น มีดังนี้

4.2.1 เป็นแผ่นวงจรที่ใช้โปรโตคอลแบบ โทเคนริง

4.2.2 ใช้กับเครื่องไมโครคอมพิวเตอร์รุ่น IBM PC AT และรุ่นที่คอมแพคทีเบิล

4.2.3 สามารถต่อกับตัวกลางนำสัญญาณ และอุปกรณ์ต่อสายต่างๆ ได้ตาม

มาตรฐานของ IEEE802.5


4.2.4 กำหนดระบบสัญญาณเชื่อมต่อกับระบบบัสของ เครื่อง IBM PC AT โดยไม่มีปัญหาหรือมีปัญหาน้อยที่สุดกับระบบสัญญาณของอินเตอร์เฟซการ์ดอื่นๆ ที่ต่อบนเครื่อง เดียวกัน

4.2.5 มีไฟสัญญาณแสดงสถานะในการต่อเข้ากับริงหรือถอดออกจากริง

4.2.6 แสดงแนวทางในการพัฒนาซอฟต์แวร์ที่ใช้ในการควบคุมแผ่นวงจร

4.3 การใช้ TMS380 ชิพเซตเป็นอุปกรณ์หลักในการออกแบบแผ่นวงจร (TMS380 Adapter Chipset User's Guide 1986)

อุปกรณ์หลักที่ใช้ในการพัฒนาแผ่นวงจรนี้ เป็นชุดแผงวงจรรวม (Integrated circuit) เรียกว่าชุด TMS380 ชิพเซต ของบริษัท เท็กซัสอินสตรูเมนต์ (Texas Instruments) ซึ่งออกมาตั้งแต่ปี ค.ศ. 1986 เหตุผลที่เลือกชิพเซตชุดนี้มาเป็นอุปกรณ์หลักเพราะว่า เป็นของบริษัทเดียวที่ผลิตชิพโทเคนริงออกสู่ตลาด (Non proprietary) เพื่อให้บริษัททั่วไปนำไปพัฒนาแผ่นวงจรเครือข่ายท้องถิ่น และเป็นชิพเซตที่บริษัทผู้ผลิตแผ่นวงจรเครือข่ายท้องถิ่นนำไปใช้มากที่สุด ในการผลิตแผ่นวงจรโทเคนริง (Greenfield 1989) นอกจากบริษัทไอบีเอ็มซึ่งใช้ชิพเซตของตัวเอง (Proprietary) ซึ่งบริษัทเหล่านี้ได้แก่ 3COM, Gateway Communication, NCR, Proteon, Pure data, Racore และ Western Digital เป็นต้น



รูปที่ 4.2 แสดงโครงสร้างของ TMS380 ชิพเซต
(TMS380 Adapter Chipset User's Guide 1986)

ดังนั้นในการเลือกใช้ชุดชิปเซตเบอร์นี้จึงเป็นที่เชื่อถือได้ และตรงตามมาตรฐานอุตสาหกรรมที่มีใช้กันอยู่ และแม้ว่าภายหลังบริษัทเท็กซัสอินสตรูเมนต์ได้ออกชิปรุ่น TMS380C 16/04 เมื่อปี 1989 ก็ตามแต่โครงสร้างภายในและสถาปัตยกรรมต่างๆยังคงเป็นแนวเดิมเกือบทั้งหมด เพียงแต่ลดจำนวนชิปลงและเพิ่มความเร็วในการทำงานขึ้น

4.3.1 ลักษณะทั่วไปของชิปเซต

TMS380 เป็น ชิปเซตเกี่ยวกับแลนของบริษัทเท็กซัสอินสตรูเมนต์ซึ่งได้ทำการพัฒนาร่วมกับบริษัทไอบีเอ็มประกอบด้วยไอซี 5 ตัว คือ TMS38030 System Interface , TMS38010 Communications Processor , TMS38020 Protocol Handler และ TMS38051 กับ TMS38052 Ring Interface ต่อกันดังรูปที่ 4.2 โดยทั้งนี้จะมีคุณสมบัติต่างๆเข้ากันได้กับมาตรฐานแลนอินเตอร์เฟสการ์ด ของไอบีเอ็มโทเคนริง

ก. TMS380 ชิปเซต ใช้เทคโนโลยีโทเคนพาสซึ่งแอกเซส ซึ่งตรงกับมาตรฐาน IEEE 802.5

ข. ชิปเซต สามารถส่งข้อมูลด้วยความเร็ว 4 Mbit/sec โดยใช้สื่อการส่งเป็นสาย ตีเกลียวคู่ หรือ สายใยแสง

ค. มีตัวที่ทำให้เน็ตเวิร์คมีความเชื่อถือได้ เช่น มีวงจรตรวจสอบความผิดพลาด และการตรวจสอบโดยซอฟต์แวร์ที่อยู่ในตัวชิป และนอกจากนี้ยังสามารถทางด้านการบริหารเน็ตเวิร์ค อื่นๆอีก

ง. มีระบบการเชื่อมต่อกับระบบบัสของโฮสต์(Host System Bus) แบบ ดีเอ็มเอ (Direct Memory Access) ซึ่งจะทำการส่งผ่านข้อมูลไปมาทำได้รวดเร็วมาก

จ. มี ซีพียู (CPU : Central Processing Unit) 16 บิตช่วยในการทำงาน โดยมี แรม(RAM) บัฟเฟอร์(buffer) อยู่ภายในชิปด้วย

ฉ. มี รอม (ROM) ภายในชิป ซึ่งจะเก็บซอฟต์แวร์ที่ช่วยในการจัดการเกี่ยวกับโพรโตคอล เรียก โพรโตคอลแฮนเดเลอร์(Protocol handler)

ช. มีชิป 2 ตัวสำหรับอินเตอร์เฟสกับอุปกรณ์เชื่อมต่อ

4.3.2 สถาปัตยกรรมของแลนอินเตอร์เฟสการ์ดที่ใช้ TMS380

4.3.2.1 การเชื่อมต่อกับระบบ (SIF : System interface)

ก. SIF สามารถส่งผ่านข้อมูลกับโฮสต์ ได้สูงถึง 40 Mbit/s โดยผ่านทาง ดีเอ็มเอ โดยที่ระบบบัสของโฮสต์เลือกได้ 2 แบบคือ 16 บิต ของ ซีพียู ตระกูล iAPX86 และตระกูล 3200016 และ 32 บิต ของซีพียูตระกูล 68000

ข. SIF ควบคุมโดย บล็อกคำสั่ง (Command block) โดยมีลักษณะเหมือนภาษาระดับสูง เช่น TRANSMIT, RECIEVE

ค. SIF มีแอดเดรส 24 บิต ต่อกับ ระบบโฮสต์ และมีการทำ ดีเอ็มเอ แบบ "Scatter write gather read" ซึ่งจะทำให้ส่งข้อมูลที่ไม่อยู่ใน บล็อกหน่วยความจำ (Memory block) ที่ติดกัน สามารถรับส่งได้โดยผ่าน ลิงค์ลิสต์ (Link-list) และสามารถโปรแกรมการทำงาน ได้ว่าเป็นแบบ การส่งผ่านแบบเบิสต์ (Burst transfer) หรือ แบบขโมยไซเคิล (Cycle steal) ได้หรือเลือกการป้องกันโดยใช้พาริตี (Parity protection) ได้ ซึ่งทำให้ผู้ออกแบบออกแบบให้เหมาะสมกับแต่ละระบบบัสได้

4.3.2.2 โพรเซสเซอร์สื่อสาร (CP : Communication Processor)

ก. CP มี ซีพียู ขนาด 16 บิต และมีแรมในชิป ขนาด 2.75 Kbyte

ข. CP จะเลือกคิวเวิร์ด (Execute) ซอฟต์แวร์ที่บรรจุอยู่ในแรมในชิปของ TMS38020 จะทำหน้าที่เป็นบัฟเฟอร์ ของ เฟรมข้อมูล รับและส่ง

ค. ซีพียู สามารถจัดการทำงานเป็นแบบ ไซเคิลเดี่ยว (Single-cycle) ของ แลนอินเตอร์เฟสการ์ดแบบ 3 MHz เพื่อเพิ่มอัตราปริมาณงานให้สูงที่สุด

- ง. สามารถขยายหน่วยความจำ ได้ถึง 42 Kbyte
- ค. แรมในชิป และ หน่วยความจำขยาย (Expansion memory) เป็นแบบป้องกันพาริตี

4.3.2.3 โพรโตคอลแฮนเดิลเลอร์ (PH : Protocol Handler)

ก. PH จะเป็นแบบโพรโตคอลฟังก์ชันที่ใช้ฮาร์ดแวร์ สำหรับแลนอินเตอร์เฟซการ์ด ซึ่งเข้ากันได้ (Compatible) กับ IEEE802.5 ตัวรวมใน ชิป ซึ่งมีขนาด 16 Kbyte จะเก็บซอฟต์แวร์ซึ่งจะ เล็กซีคิวต์ โดย CP โปรแกรมนี้จะจัดการเรื่องการบริหารของริง , การบริการ ในเรื่องการบริหารแลน , การ วินิจฉัย (Diagnostic) ชิปเซต

ข. PH ใช้ระบบเข้ารหัส ถอดรหัส และ เพรม โดยวิธี ดีเฟเฟอร์เรนเชียลแมนเชสเตอร์

ค. PH มี สเตตแมชีน (State machine) ซึ่งจะเป็น ตัวคอยจับโทเกนส่งและรับเฟรม จัดการเกี่ยวกับบัฟเฟอร์แรม ของ ชิปเซต และควบคุม ระบบโทเกนพาริตี

ง. มี ดีเอ็มเอ 4 ช่อง(รับ 2 ส่ง 2) จะทำให้เพิ่มความเร็วในการทำการส่งผ่านเฟรม ระหว่าง ริง และ บัฟเฟอร์แรม

4.3.2.4 ริงอินเตอร์เฟซ (RI : Ring Interface)

ก. TMS38051, TMS38052 ทำหน้าที่เป็น ริงอินเตอร์เฟซทรานซีฟเวอร์ (Ring interface transceiver) และ ริงอินเตอร์เฟซคอนโทรลเลอร์ (Ring interface controller)

ข. ชิปนี้จะมีวงจรทั้งดิจิตอล (Digital) และแอนะล็อก (Analog) เพื่อจะต่อชิปเซตกับโทเกนริงแลน 4Mbit/s ผ่าน ช่องส่ง และ ช่องรับ ที่ แยกจากกัน

ค. RI จะมีสัญญาณนาฬิกาของริง เมื่ออยู่ในโหมด แอคทีฟโหมด และ มี เฟสล็อกลูป (Phase lock loop) สำหรับทำการกู้สัญญาณ

นาฬิกาการตรวจจับข้อมูล และ การปรับเฟส

ง. RI ยังมีสัญญาณ แฟนทอมไดรฟ์ (Phantom drive) เพื่อส่งไปยัง ตัวรวมสาย (Wiring concentrator) มีเส้นทางวนกลับ สำหรับการทำการทดสอบการวินิจฉัย และ ตรวจจับข้อผิดพลาดของสาย

4.3.4 การให้บริการการบริหารแลน

TMS380 จะทำการให้บริการการบริหารแลน โดยการส่งผ่านทาง MAC เฟรม ซึ่งจะทำการแลกเปลี่ยนกันระหว่างอินเตอร์เฟสการ์ดบนริง

4.3.4.1 MAC เฟรม เป็นเฟรมพิเศษ ซึ่งใช้ในการควบคุมการปฏิบัติการของริงแต่ไม่ได้ใช้ในการส่งข้อมูล

4.3.4.2 มาตรฐาน IEEE802.5 ได้กำหนด MAC เฟรมมาตรฐานไว้ 6 เฟรม แต่ TMS380 ได้บรรจุ MAC เฟรม ไว้ใช้งานถึง 20 กว่า เฟรม เพื่อใช้ในการรวบรวม ความผิดพลาดต่างๆซึ่งจะรายงานโดย ชิปเซตโดยอัตโนมัติ คอยตรวจสอบและแก้ไขสถานะและพารามิเตอร์ (Parameter) ต่างๆ ของ แลน ตัวอย่าง MAC เฟรมที่ใช้ใน TMS380 เช่น response , beacon , ring purge ,stand by monitor present,lobe media test , change parameters , request เป็นต้น

4.3.5 การส่งและการรับเฟรม

4.3.5.1 TMS380 จะจัดให้มีลิสต์ อินเตอร์เฟสกับระบบบัสของโฮสต์ซึ่งจะควบคุมโดยคำสั่งระดับสูง ในระหว่างการทำการขบวนการเริ่มต้น (Initialize) ชิปเซตนั้นโฮสต์ก็จะจัดระบบ อินเตอร์เฟสต่างๆ โดยที่ ชิปเซต จะถูกจัดให้เหมาะสมกับระบบบัสของโฮสต์ เช่น เงื่อนไขการอินเตอร์รัปต์ (Interrupt) , ความถี่ และ ขนาดบัฟเฟอร์ เป็นต้น ข้อมูลคำสั่งและ สถานะ ถูกส่งผ่านระหว่างอินเตอร์เฟสการ์ดกับโฮสต์ โดยใช้ บล็อกควบคุม 2 แบบ ดังนี้

ก. SCB (System Command Block)

ข. SSB (System Status Block)

การจะส่งเฟรมนั้น ตอนแรกโฮสต์ต้องทำการอินเทอร์รับด์ ชิปเซต แล้ว ชิปเซตก็จะทำ การอ่านแบบ ดีเอ็มเอ SCB ซึ่ง SCB นี้จะ บรรจุ คำสั่งในการส่ง และ แอดเดรสเริ่มต้น ของ ทรานสมิตลิสต์ (Transmit list) ซึ่งอยู่ในหน่วยความจำของโฮสต์ จากนั้น ชิปเซต จะส่งผ่านทรานสมิตลิสต์ จากโฮสต์ไปยังบัฟเฟอร์แรมใน ชิปเซต แล้ว ชิปเซต ก็จะจับโทเคน และส่ง เฟรม ไปใน แลนเฟรม จะวิ่งวนไปหาปลายทาง ซึ่งจะ ก่อป้ข้อมูลและคืนเฟรม กลับไปยังโหนดที่ส่ง ซึ่งจะดึงเฟรมออก และปล่อยโทเคนออกมาเหมือนเดิม SSB จะถูกอัปเดต (Update) โดยการ์คและส่งผ่านไปยังโฮสต์ สำหรับการรับก็คล้ายกัน เพียงแต่ทำในทางตรงกันข้าม

4.4 การออกแบบระบบบัสเพื่อติดต่อกับระบบบัสของ IBM PC AT

การส่งผ่านข้อมูลไปมาระหว่างเน็ตเวิร์คอินเทอร์เฟซการ์ด กับ หน่วยความจำของไมโครคอมพิวเตอร์นั้นมีเทคนิค 3 แบบ ใหญ่ๆ (Dawkins 1989) คือ

1. ดีเอ็มเอ (Direct Memory Access)

จะทำการส่งผ่านข้อมูลโดยไม่ต้องผ่าน ซีพียู เพราะตัวควบคุม ดีเอ็มเอ จะควบคุมระบบบัสทั้งหมดแทนซีพียู ข้อดีของระบบนี้ คือ ทำให้การส่งข้อมูลจำนวนมากๆทำได้รวดเร็ว เพราะไม่ต้องผ่านซีพียู (วิธีนี้ได้นำไปใช้ในการส่งผ่านข้อมูลระหว่างดิสก์และหน่วยความจำในเครื่อง) แต่ข้อเสียคือ ในการส่งแต่ละครั้งต้องมีการจัดค่าต่างๆเสียก่อน และพื้นที่ข้อมูลที่จะส่งก็ต้องจัดให้อยู่ติดกันเสียก่อนจึงจะส่งผ่านได้ เพราะฉะนั้นการส่งผ่านข้อมูลจำนวนไม่มากทำให้เสียเวลาในการจัดเตรียมต่างๆนี้

2. โปรแกรมไอโอ (Programmed I/O)

วิธีการส่งแบบนี้จะทำได้เร็วกว่าดีเอ็มเอเพราะข้อมูลในหน่วยความจำจะสามารถส่งผ่านได้โดยการกอบป้โดยตรง ไปยังช่องทาง I/O (I/O port) ซึ่งในระบบไมโครคอมพิวเตอร์ที่ใช้ ซีพียูตระกูล 80X86 จะสามารถใช้คำสั่ง inport(..) และ outport(..) ได้ทันที และข้อดีอีกอย่างคือมันจะไม่เปลืองเนื้อที่หน่วยความจำด้วย

3. หน่วยความจำร่วม (Shared memory หรือ Shared RAM)

จะเป็นวิธีการที่รวดเร็วที่สุดในการส่งผ่านข้อมูล และคำสั่งที่จะใช้ในการส่งผ่านข้อมูลก็เป็นคำสั่งเดียวกับการส่งผ่านกับหน่วยความจำ ซึ่งคำสั่งเหล่านี้มีความยืดหยุ่นในการใช้งานมาก เช่นสามารถใช้ระบบดัชนีได้ หน่วยความจำบนแผ่นวงจรเน็ตเวิร์คอินเตอร์เฟสการ์ด จะเสมือนหนึ่งเป็นหน่วยความจำของระบบด้วย ดังนั้นข้อเสียที่สำคัญของระบบนี้คือ ต้องกินเนื้อที่หน่วยความจำของระบบไปจริงๆ และอาจมีปัญหาดำเนินการเกี่ยวกับการแย่งใช้เนื้อที่หน่วยความจำเดียวกัน โดยโปรแกรมประยุกต์อื่นๆ

จากเทคนิคทั้ง 3 วิธีนี้ ในการออกแบบแผ่นวงจรเน็ตเวิร์คอินเตอร์เฟสการ์ดจริงๆอาจมีการใช้เทคนิคมากกว่า 1 แบบผสมกันไป เช่น ของ ไอบีเอ็มใช้เทคนิคหน่วยความจำร่วม และ โปรแกรมไอโอ แต่บริษัทผู้ผลิตรายอื่นที่ใช้ชิปเซตของเทกซัสอินสตรูเมนต์จะใช้เทคนิค ดีเอ็มเอ และ โปรแกรมไอโอ ผสมกัน เนื่องจากตัวชิปได้สนับสนุนการทำงานในแบบนี้ ซึ่งรายละเอียดได้กล่าวแล้ว ในหัวข้อ 4.3 และในการพัฒนาครั้งนั้นก็ยึดเทคนิคตามแนวนี้ด้วยเช่นกัน

4.4.1 สิ่งที่ต้องพิจารณาในการเชื่อมต่อระบบบัสของเครื่อง PC AT

เนื่องจากระบบบัสของเครื่อง IBM PC AT นั้นมีการต่อใช้งานร่วมกันของอุปกรณ์หลายชนิดและยังมีอุปกรณ์เพิ่มเติมภายนอกที่ต่อเข้าไปอีกหลายชนิดเช่นกัน ดังนั้นสิ่งที่จะต้องพิจารณาในการออกแบบการเชื่อมต่อระบบบัส คือ

1. แอดเดรสของอินพุตเอาต์พุตพอร์ต (I/O Port address)
2. แอดเดรสของหน่วยความจำบอร์ด
3. ช่องของระบบ ดีเอ็มเอ (ดีเอ็มเอ channel)
4. ระดับของการเรียกอินเตอร์รัปต์ (Level of Interrupt)
5. การจัดการระบบบัสต่างๆ เช่น การมัลติเพล็กซ์สัญญาณ ระบบสัญญาณ

นาฬิกา ขนาดของบัสต่างๆ และการเรียงลำดับบิตของบัส เป็นต้น

เนื่องจากระบบการส่งผ่านข้อมูลโดยใช้ TMS380 ชิปเซต ได้ใช้

เทคนิคแบบ ดีเอ็มเอ และ โปรแกรมไอโอ ดังนั้นจึงไม่มีเนื้อหาหน่วยความจำบนแผ่นวงจรที่ไปซ้ำกับเนื้อหาหน่วยความจำของไมโครคอมพิวเตอร์ ดังนั้นจึงไม่ต้องพิจารณาในหัวข้อที่ 2.

4.4.2 การออกแบบระบบแอดเดรสของอินพุตเอาต์พุตพอร์ต

บนระบบบัสของเครื่อง IBM PC AT นั้นกำหนดแอดเดรสของพอร์ตหรือหมายเลขพอร์ตไว้ดังตารางที่ 4.1 หมายเลขพอร์ตทั้งหมดของเครื่องรุ่น IBM PC AT จะเริ่มตั้งแต่ 0000h ถึง 03FF โดยที่ อุปกรณ์บนบอร์ดของเครื่องไมโครคอมพิวเตอร์จะใช้พอร์ตหมายเลข 0000h-01FFh ส่วนพอร์ต 0200h ถึง 03FFh จะใช้กับอุปกรณ์เชื่อมต่อเพิ่มเติมที่ผ่านทางช่องเสียบบนเครื่อง ซึ่งแอดเดรสในส่วนนี้เป็นส่วนที่เราสามารถนำมาใช้ได้ จากตารางจะเห็นว่า ช่วงที่หมายเลขพอร์ตที่สำรองไว้จะมีสองช่วงคือ 360h-36Fh และ 3C0h-3CFh ซึ่งในการออกแบบครั้งนี้จะเลือกเอาหมายเลขพอร์ตช่วง 360h-363h เป็นหมายเลขพอร์ตของแผ่นวงจร ซึ่งพอร์ตที่ใช้นี้จะใช้ทำการติดต่อและส่งผ่านข้อมูลกับรีจิสเตอร์ 4 ตัวของชิปเซต คือ รีจิสเตอร์ข้อมูล, รีจิสเตอร์ข้อมูลที่มีการเพิ่มแอดเดรสโดยอัตโนมัติ, แอดเดรสรีจิสเตอร์ และ อินเตอร์รัปต์รีจิสเตอร์ โดยที่หมายเลขพอร์ตของรีจิสเตอร์แต่ละตัวจะเป็น 360h, 361h, 362h และ 363h ตามลำดับ การอ้างอิงไปยังพอร์ตต่างๆเหล่านี้ต้องมีการถอดรหัสของแอดเดรสบัส เพื่อให้ได้ตรงตามพอร์ตที่กำหนดด้วย ซึ่งการถอดรหัสแอดเดรสนั้นจะใช้วิธีการแบบ แอดเดรสคงที่ (Fixed address decoding) โดยจะนำเอาสายแอดเดรสสายที่ 0-15 มาผ่านวงจรตรรกะแล้ว AND กันกับสัญญาณ IOR และ IOW เพื่อจะให้ได้สัญญาณ CS (Chip Select) เพื่อไปเลือกอุปกรณ์อินพุตเอาต์พุตที่ต้องการ

4.4.3 การออกแบบช่องทางของระบบ ดีเอ็มเอ

ในเครื่อง IBM PC AT มีไอซีเบอร์ 8237 เป็นตัวควบคุม ดีเอ็มเอจำนวนสองตัวเพิ่มจากรุ่น XT ซึ่งมีเพียงแค่ตัวเดียว ทำให้สามารถมีช่องของระบบ ดีเอ็มเอ ได้ถึง 8 ช่องตามตารางที่ 4.2

ในช่องที่ 0-3 นั้นออกแบบใช้กับข้อมูล 8 บิตแต่ว่า ช่อง 4-7 ที่เพิ่ม

หมายเลขพอร์ตพื้นฐานสิบหก	ชื่ออุปกรณ์
000-01F	ดีเอ็มเอคอนโทรลเลอร์หมายเลข 1, 8237A-5
020-03F	อินเทอร์เฟซคอนโทรลเลอร์หมายเลข 1, 8259A ตัวหลัก
040-05F	ไทมเมอร์ 8254-2
060-06F	8042 คีย์บอร์ด
070-07F	นาฬิกา และ NMI และซิมอสแรม
080-09F	DMA เพจรีจิสเตอร์
0A0-0BF	อินเทอร์เฟซคอนโทรลเลอร์หมายเลข 2, 8259A
0C0-0DF	ดีเอ็มเอคอนโทรลเลอร์หมายเลข 2, 8237A-5
0F0	เคลียร์โปรเซสเซอร์คณิตศาสตร์
0F1	รีเซตโปรเซสเซอร์คณิตศาสตร์
0F8-0FF	โปรเซสเซอร์คณิตศาสตร์
1F0-1F8	ฮาร์ดดิสก์
200-207	เกมไอโอ
278-27F	พอร์ตเครื่องพิมพ์หมายเลข 2
2F8-2FF	พอร์ตอนุกรมหมายเลข 2
300-31F	โปรโตไทป์การ์ด
360-36F	สำรอง
378-37F	พอร์ตเครื่องพิมพ์หมายเลข 1
380-38F	SDLC, ไบซิงค์ 2
3A0-3AF	ไบซิงค์ 1
3B0-3BF	โมโนโครมและเครื่องพิมพ์
3C0-3CF	สำรอง
3D0-3DF	จอภาพสี
3F0-3F7	ควบคุมดิสเกตต์
3F8-3FF	พอร์ตอนุกรมหมายเลข 1

ตารางที่ 4.1 หมายเลขพอร์ตที่ใช้กับ IBM PC AT

(ยื่น กุมภาพันธ์ 2533)

DMA ตัวแรก	หน้าที่
ช่อง 0	สงวนไว้(แต่เดิมบนเครื่อง XT ใช้สำหรับรีเฟรช) ใช้สำหรับการส่งผ่านกับ SDLC ใช้สำหรับการติดต่อรับส่งข้อมูลกับดิสเก็ต สงวนไว้
ช่อง 1	
ช่อง 2	
ช่อง 3	
DMA ตัวที่สอง	
ช่อง 4	ต่อร่วมกับชิป 8237 ตัวแรก
ช่อง 5	สงวนไว้
ช่อง 6	สงวนไว้
ช่อง 7	สงวนไว้

ตารางที่ 4.2 รายละเอียดช่อง ดีเอ็มเอ ของเครื่อง IBM PC AT

(สิ้น กุมภาพันธ์ 2533)

ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

เติมเข้ามาใหม่ในรุ่น AT นั้นสามารถส่งข้อมูลได้ครั้งละ 16 บิต และช่องที่ยังว่างอยู่ก็คือ ช่อง 5-7 เพราะฉะนั้นจึงเลือกช่องที่ 5 มาใช้ในการออกแบบครั้งนี้

ข้อที่ต้องคำนึงถึงในการทำ ดีเอ็มเอ บนระบบของเครื่อง AT ก็คือ การรีเฟรชหน่วยความจำไดนามิคแรมของระบบ ที่ต้องทำทุกๆ 15 μ sec ซึ่งในการทำการรีเฟรชจะต้องมีการใช้บัสของระบบ แต่ในขณะที่มีการทำ ดีเอ็มเอ นั้นบัสจะถูกยึดครองไปหมด เพราะฉะนั้นจะต้องมีขบวนการที่ทำให้ ดีเอ็มเอ ปล่องระบบบัสออกมา ทุกๆ 15 μ sec เช่นกันในขณะที่ทำ ดีเอ็มเอ ซึ่งการแก้ปัญหาที่ง่ายที่สุดทำได้โดยการเซตค่า burst size ของการทำ ดีเอ็มเอ เวลาในการส่งไม่ให้เกินเวลาที่กำหนดในการทำการรีเฟรชหน่วยความจำ แต่วิธีการแบบนี้จะทำให้เสียเวลามากถ้ามีข้อมูลที่ต้องส่งผ่าน ดีเอ็มเอ มากๆ เพราะจะต้องมีการจัดเตรียมการทำ ดีเอ็มเอ ใหม่ทุกครั้งหลังจากปล่องบัสไปแล้ว ในการออกแบบจึงไม่ใช้วิธีการนี้ แต่ใช้การควบคุมโดยฮาร์ดแวร์แทน

4.4.4 การออกแบบระดับการเรียกอินเตอร์รัปต์

ในเครื่อง IBM PC AT มีไอซีเบอร์ 8259A เป็นตัวควบคุมการทำอินเตอร์รัปต์ จำนวนสองตัวเพิ่มจากรุ่น XT ซึ่งมีเพียงแค่ตัวเดียว ทำให้สามารถมีการร้องขอการทำอินเตอร์รัปต์ทางฮาร์ดแวร์ได้ถึง 16 ระดับ ซึ่งแต่ละระดับจะมีการจัดลำดับความสำคัญไว้และเนื่องจากตัว 8259A ตัวที่สองนั้นต่อสัญญาณ INT เข้า IRQ2 ของ 8259A ตัวแรก เพราะฉะนั้นจึงทำให้ลำดับความสำคัญของ IRQ8-15 ที่เพิ่มเข้ามาอยู่ในระดับที่แทรกระหว่าง IRQ2 และ IRQ3 ซึ่งแสดงได้ตามตารางที่ 4.3

จากตารางจะเห็นว่าอินเตอร์รัปต์แต่ละหมายเลขมีการใช้งานอยู่แล้ว โดยส่วนใหญ่ ที่ว่างอยู่ก็มี IRQ9-IRQ12 และ IRQ15 การเลือก IRQ นี้จะมีผลในการทำงานอยู่ด้วยเพราะแต่ละหมายเลขตัวชิพจะให้ความสำคัญในการให้บริการไม่เท่ากัน ดังนั้นเราจึงควรเลือก IRQ หมายเลขที่ว่างอันดับแรกซึ่งก็คือ IRQ9 ซึ่งตามตารางจะเห็นว่าอินเตอร์รัปต์หมายเลขนี้จะเท่ากับ IRQ2 เดิมบนเครื่อง XT นั้นเอง แต่เพื่อความสะดวกในการเปลี่ยนแปลงหมายเลขอินเตอร์รัปต์ ในกรณีที่อาจไปซ้ำซ้อนกับอุปกรณ์เชื่อมต่ออื่นๆที่มีใช้อยู่แล้ว จึงได้ออกแบบให้เลือกหมายเลขอินเตอร์รัปต์ได้โดยใช้ตัวต่อวงจร (Jumper)

ลำดับความสำคัญ	หน้าที่
NMI	รับสัญญาณการตรวจสอบพาริตีและตรวจสอบช่องไอโอ
IRQ0	ไทเมอร์เอาต์พุต 0
IRQ1	คีย์บอร์ด
IRQ2	อินเตอร์รัปต์มาจากตัวควบคุมตัวที่สอง
IRQ8	สัญญาณกำหนดเวลา
IRQ9	เรียกมาจาก IRQ2 เดิม
IRQ10	สงวนไว้
IRQ11	สงวนไว้
IRQ12	สงวนไว้
IRQ13	โปรเซสเซอร์ร่วม
IRQ14	ฮาร์ดดิสก์
IRQ15	สงวนไว้
IRQ3	พอร์ตอนุกรม 2
IRQ4	พอร์ตอนุกรม 1
IRQ5	จากแผงควบคุมฮาร์ดดิสก์
IRQ6	วงจรถวลุมดิสก์
IRQ7	พอร์ตขนาน 1

ตารางที่ 4.3 การวางอินเตอร์รัปต์ตามลำดับความสำคัญ

(ยื่น กุมภาพันธ์ 2533)

เป็นตัวเสียเพื่อให้เลือกเบอร์อินเตอร์รัปต์ โดยให้เลือก IRQ10 ,IRQ11, IRQ12 ได้เพิ่มเติมจาก IRQ2


4.4.5 การออกแบบการจัดระบบบัส

เนื่องจากระบบบัสข้อมูลและบัสแอดเดรสของ TMS380 ที่จะเชื่อมต่อกับระบบบัสของเครื่อง AT นั้นมีความแตกต่างกันอย่างมากอยู่ 2 ประการคือ การจัดลำดับนัยสำคัญของบิตของสองระบบจะสลับกันคือ บิตที่มีนัยสำคัญสูงสุดของ AT บัสจะกลายเป็นบิตที่มีนัยสำคัญต่ำสุดของ TMS380 บัส เพราะฉะนั้นในการเชื่อมต่อจึงต้องสลับบิตกันโดยที่บิตที่มีนัยสำคัญสูงสุดของ AT บัสจะไปต่อกับบิตที่มีนัยสำคัญต่ำสุดของ TMS380 บัส และสิ่งที่แตกต่างที่สำคัญอีกประการหนึ่งก็คือ เครื่อง AT จะมีระบบบัสของแอดเดรสและ ข้อมูลแยกกันโดยเด็ดขาด คือ 24 บิต และ 16 บิต แต่ว่าบัสของ TMS380 จะมีการมัลติเพล็กซ์สัญญาณระหว่าง สัญญาณแอดเดรสและข้อมูลโดยใช้บัสร่วมกัน คือ SADLO-SADL7 และ SADHO-SADH7 ดังนั้นจึงต้องมีการควบคุมในส่วนนี้โดยใช้ไอซีที่ทำหน้าที่ เป็น แอดเดรสแลตซ์ และ คาต้าทรานซีฟเวอร์ โดยใช้สัญญาณ SALE และ SXAL เป็นตัวควบคุม สำหรับสัญญาณนาฬิกาที่ใช้ควบคุมการทำงานของ TMS38030 ซีสเต็มอินเตอร์เฟสจะใช้สัญญาณที่มาจากเครื่อง AT คือสัญญาณ CLK ความเร็ว 6 MHz

4.5 รายละเอียดวงจรการอินเตอร์เฟสตัวการ์ดกับระบบบัสของเครื่อง PC AT

4.5.1 ระบบบัสดีมัลติเพล็กซ์ (Bus Demultiplexing)

เพราะว่าระบบบัสของเครื่องรุ่น AT นั้นจะยอมอนุญาตให้ระบบมาสเตอร์บัสถูกยึดครองโดยเอ็กแพนชันการ์ดได้ TMS38030 จึงสามารถส่งผ่านข้อมูลจากเน็ตเวิร์คได้โดยตรงทั้งเข้าและออกจากหน่วยความจำของพีซี แต่อย่างไรก็ตามซีสเต็มบัสของ PC AT จะเป็นระบบ นอนมัลติเพล็กซ์ (Non-multiplex) นั่นก็คือคาต้าและแอดเดรสบัสจะแยกจากกัน ดังนั้นระบบบัสอินเตอร์เฟสของ TMS38030 จึงต้องถูก ดีมัลติเพล็กซ์ด้วยตามรูป 4.3 จะเห็นว่าชุดไอซีเบอร์ 74LS373 (แอดเดรสแลตซ์) และ 74LS245(คาต้าบัสทรานซีฟเวอร์) จะเป็นตัวที่ทำหน้าที่ ดีมัลติเพล็กซ์ให้กับบัสอินเตอร์เฟสของ TMS38030



ระบบบัสของ
เครื่อง AT

วงจรถอดรหัสแอดเดรส

รูปที่ 4.3 วงจรอินเทอร์เฟส PC AT บัสกับชิป TMS38030

การทำแอดเดรสแลตช์นั้นทำโดยการใช้ TMS38030 ส่งสัญญาณ SXAL (Extended Address Latch) และ SALE (Address Latch Enable) ออกมา และ TMS38030 จะส่งสัญญาณ SOWN (System Bus Owned), SSDIR (Bus Direction) และ SDBEN (Bus Enable) เพื่อจะทำการควบคุม และ บัฟเฟอร์ข้อมูล โดยใช้วงจรลอจิกภายนอกให้น้อยที่สุด

4.5.2 อินพุต/เอาต์พุตโดยตรง (Direct Input/Output)

TMS38030 จะบรรจุรีจิสเตอร์ขนาด 16 บิต 4 ตัวเพื่อใช้ในการทำขบวนการเริ่มต้น และ การควบคุมอินเตอร์รัปต์ และรีจิสเตอร์เหล่านี้จะถูกแมป (Map) ไปยัง I/O แอดเดรสสเปซ ของชิพของ เครื่องพีซี และจะถูกแอกเซสโดยการโปรแกรมแบบ DIO (Direct I/O control) DIO ไชเคิลจะเริ่มเมื่อชิพให้สัญญาณแอดเดรสออกมาที่แอดเดรสบัส SA15-SA0 และส่ง Address Enable (AEN) ออกมาด้วยสายแอดเดรส SA15-SA3 และ AEN จะถูกถอดรหัสโดย U8 ซึ่งเป็น PAL (Programmable Array Logic) จะให้สัญญาณ \overline{CS} ออกมา ส่วนสาย SA0-SA2 จะต่อกับ SRS2, SRS1 และ SRS0 ซึ่งจะเป็นตัวเลือกรีจิสเตอร์ของ TMS38030 ที่ต้องการสัญญาณ \overline{CS} จะถูกควบคุมโดย \overline{IOR} และ \overline{IOW} ซึ่งเป็นสัญญาณการควบคุมการเขียนและอ่านของโปรเซสเซอร์ จะผลิตสัญญาณ SCS ให้แก่ TMS38030 \overline{IOR} และ \overline{IOW} จะวิ่งไปยัง U5 ที่ SRD และ SWR เพื่อจะเป็นตัวแยกแยะว่าเป็น DIO read หรือ DIO write และจะส่งสัญญาณไปที่ IOCS16 ของซิสเต็มอินเตอร์เฟสด้วย เพื่อจะบอกโฮสต์ซิสเต็มบัสว่าขณะนี้กำลังทำการส่งผ่านข้อมูล 16 บิตอยู่ และในขณะที่ TMS38030 รับทราบการทำ DIO cycle มันจะแทรกสัญญาณทั้ง SDBEN และ SSDIR ไปที่ คาต้าทรานซีฟเวอร์ U2 และ U3 เพื่อให้มันทำงานและทำการกำหนดทิศทางในการส่งข้อมูล และเมื่อการส่งข้อมูลเสร็จเรียบร้อยแล้ว TMS38030 ก็จะไปดึง SRDY เป็นโลว์ (Low) เพื่อจะบอกว่าการทำงานเสร็จแล้ว ถ้าสัญญาณ SRDY เป็นไฮ (High) มันจะเท่ากับบอกซิสเต็มบัสว่า "not ready" ซึ่งมันจะทำให้ IOCHRDY เป็นโลว์ และถ้า SRDY เป็นโลว์จะทำให้ IOCHRDY เป็นไฮ ซึ่งจะเท่ากับ "ready" เมื่อถึงจุดนี้ DIO cycle ก็จะสามารถและ

โอสต์โปรเซสเซอร์จะดึงสัญญาณควบคุมของมันออกทั้งหมด

4.5.3 การเรียกแอดเดรสหน่วยความจำโดยตรงหรือดีเอ็มเอ

การทำ ดีเอ็มเอ จะทำได้โดยการที่ TMS38030 ทำการควบคุม โอสต์ซิสเต็มบัส TMS38030 จะร้องขอการควบคุมบัสโดยการส่งสัญญาณให้ SHRQ เป็นโอสต์ ซึ่งจะส่งผลให้ DRQ5 ของซิสเต็มบัสถูกระงับ ซึ่งผู้จะรู้ว่าเป็นการร้องขอการทำ ดีเอ็มเอ ดังนั้นมันจะตอบกลับโดยส่ง $\overline{DACK5}$ ตอบกลับและถูกอินเวิร์ตโดย U9 ซึ่งเป็น PAL ให้สัญญาณส่งไปยัง SHLDA ของ TMS38030 และ TMS38030 จะตอบสนองโดยส่ง \overline{SOWN} ออกมาเป็นโอสต์ ซึ่งจะเท่ากับการแสดงความเป็นเจ้าของบัส และสัญญาณนี้จะไปเปิดตัวแลทช์ U4, U6, U7 และจะมีผลไปถึงการผลิตสัญญาณ \overline{MASTER} ออกมาเพื่อส่งไปยังซิสเต็มบัสเพื่อบอกว่า TMS38030 จะควบคุมการทำงานของโอสต์ซิสเต็มบัสแล้ว นอกจากนี้สัญญาณ \overline{SOWN} จะต่อกับ U5 เพื่อบอกทิศทางการทำ ดีเอ็มเอ ในขณะที่ทำการควบคุมบัสอยู่นั้น TMS38030 จะส่ง SDDIR ให้ U2 และ U3 เพื่อเป็นการบอกทิศทางการส่งข้อมูล ในการทำ ดีเอ็มเอ ไชเคิล รอบแรกนั้น TMS38030 จะทำให้แอดเดรสไบต์สูงสุดถูกแลตช์โดยส่ง SXAL ไปยัง U4 ส่วนไบต์กลางและไบต์ต่ำสุดจะถูกแลตช์โดยสัญญาณ SALE ที่ส่งเข้าไปใน U6 และ U7 TMS38030 จะส่ง \overline{SRD} หรือ \overline{SWR} ขึ้นอยู่กับตอนนั้นจะทำการเขียนหรืออ่าน สัญญาณทั้งสองนี้จะถูกแมปไปยัง \overline{MEMR} , \overline{MEMW} โดยผ่านทาง U5 จากนั้น TMS38030 จะส่ง \overline{SDBEN} เพื่ออินาเบิลดาต้าทรานซีฟเวอร์ U2 และ U3 ไชเคิลจะจบลงตามปกติเว้นเสียแต่ว่า จะมีการส่ง wait state แทรกเข้ามาโดยอุปกรณ์ สเลฟ (Slave) ซึ่งจะเซต $\overline{IOCHRDY}$ เป็นโอสต์ และเพื่อให้แน่ใจว่าไชเคิลจะทำงานเหมือนกัน แอดเดรสไบต์สูงสุดจะไม่เปลี่ยนแปลงสถานะเว้นเสียแต่จะมีการปิดตัวทจากไบต์ต่ำสุดขึ้นมาไบต์กลาง 74LS161A (U11) ซึ่งเป็นซิงโครนัสเคาน์เตอร์ขนาด 4 บิตจะเป็นกลไกทางฮาร์ดแวร์ที่จะจำกัดขนาด burst size ของ ดีเอ็มเอ ให้ได้แค่ 15 และมันจำเป็นในการที่จะทำให้ แรม ของ PC AT มีการรีเฟรช (Refresh) เป็นจังหวะซึ่งเมื่อเคาน์เตอร์นับ SALE ได้ 15 ลูกมันก็จะส่ง \overline{SBRLS} ออกมา เมื่อ \overline{SBRLS} ถูกส่งออกมา TMS38030 ก็จะส่งคืนการควบคุมพีซีบัส แล้วส่ง \overline{SOWN} เป็นโอสต์ ตัว

เคาน์เตอร์ก็จะรีเซ็ต ต่อจากนั้น TMS38030 ก็จะทำภารกิจขอใช้บัสโดยทันทีทันใด(ส่ง SHRQ)

การเลิกใช้โฮสต์บัสเต็มบัสนั้น TMS38030 จะทำให้ SHRQ เป็นโลว์ ทำสัญญาณ I/O เป็น ไตร-สเตท(Tri-state) แล้วปล่อยสัญญาณ \overline{SOWN} ซึ่งมันจะทำการปล่อยสัญญาณ DRQ5 และ \overline{MASTER} ของโฮสต์บัสเต็มบัสเพื่อแสดงว่าตอนนี้บัสนั้นว่าง

4.6 รายละเอียดการออกแบบวงจรอินเทอร์เฟซ

การอินเทอร์เฟซระหว่างอินเทอร์เฟซการ์ดกับสายเคเบิลจะผ่านวงจรอินเทอร์เฟซ (RI) ซึ่งจะประกอบด้วยชิป MSI สองตัวคือ TMS38051 และ TMS38052 ซึ่งภายในชิปจะประกอบด้วยส่วนประกอบย่อยๆหลายส่วนด้วยกัน

4.6.1 ส่วนประกอบของ TMS38051 และ TMS38052


ชิปเซตทั้งสองตัวนี้เป็นชิปแบบอนาล็อก ซึ่งจะทำหน้าที่ให้การอินเทอร์เฟซที่ตรงตามมาตรฐาน IEEE802.5 เพื่อจะรับและส่งข้อมูลระหว่าง TMS38020 โพรโตคอลแอสแตลเลอร์ กับ ระบบสายเคเบิลของโทเคนริง ชิปเบอร์ TMS38051 จะเป็นทรานซีฟเวอร์ที่จะมีฟังก์ชันการรับและส่ง ในขณะที่ชิปเบอร์ TMS38052 จะเป็นตัวควบคุมซึ่งจะมีฟังก์ชันในการควบคุมริงอินเทอร์เฟซ

4.6.2 วงจรวอตช์ด็อกไทมเมอร์ (Watchdog Timer)

ไอซีเบอร์ 74LS122 เป็นวงจรโมโนสเตเบิลมัลติไวเบเรเตอร์ (Monostable-multivibrator) ซึ่งจะทำหน้าที่เหมือนเป็นสวิตช์เฝ้าระวังระยะเวลาอะไรเกิดขึ้นในวงจรมันก็จะทำการเตือนออกมา โดยที่มันจะให้พัลส์ขนาด 30 ms เมื่อสัญญาณ \overline{PHNSRT} ถูกทำให้เป็นโลว์ เอาต์พุตที่ออกที่ Q จะเป็นสัญญาณ \overline{NSRT} หรืออินเสิร์ท (Insert) ส่งไปยังริงอินเทอร์เฟซเมื่อ \overline{NSRT} เป็นโลว์วงจรแพนทอมไคร์วจะถูกกระตุ้นและทำให้สายเคเบิลทำการต่อเข้ากับตัวรวมสาย คือต่อเข้ากับริงนั่นเอง แต่ถ้าสัญญาณนี้เป็นไฮมันก็จะถูกถอดออกจากริง ตัวโปรแกรมของอินเทอร์เฟซการ์ดจะทำการ เปิดปิด (Toggle) สัญญาณ \overline{PHNSRT} ทุกๆ 10 ms เมื่อไรก็ตามที่ยังต้องการการอินเสิร์ทอยู่ ซึ่ง

ตารางที่ 4.4 สัญญาณที่ใช้ระหว่างโปรโตคอลฮาร์ดแวร์และริงอินเตอร์เฟส

DRVR	เป็นข้อมูลขาออกของ PH ไปยังริงอินเตอร์เฟส ริงอินเตอร์เฟสจะทำการขยายกระแสให้สัญญาณข้อมูลที่ส่ง
FRAQ	เมื่อสัญญาณถูกส่งมาโดย PH PLL จะล็อกสัญญาณกับ XTAL
$\overline{\text{NSRT}}$	เป็นอินพุตให้ริงอินเตอร์เฟส เมื่อเป็นโลว์มันจะทำให้วงจรพ่นทอมไคร์วทำการแทรกทางกายภาพเข้ามา สัญญาณนี้จะถูกขับโดยผ่านทางวงจร วอท์ชดีอกไทเมอร์
RCLK	เป็นเอาต์พุตจาก VCO ของ TMS 38052 จะให้สัญญาณนาฬิกาทำการสุ่มข้อมูลซึ่งมีเฟสล็อกกับข้อมูลที่เข้ามา
RCVR	สัญญาณนี้จะให้ข้อมูลเข้ารหัสดีเฟอเรนเชียลแมนเชสเตอร์จากริงในขณะที่ถูกตรวจจับโดย TMS38051
$\overline{\text{REDY}}$	มันจะเป็นโลว์ถ้า แรงขับสัญญาณถูกตรวจสอบได้ว่าต่ำสุดจากคู่สายอินพุต หรือ PLL ล็อกสัญญาณอินพุต
$\overline{\text{WFLT}}$	จะเป็นโลว์ถ้ามันตรวจสอบว่ามีการลัดวงจรลงกราวด์ของคู่สายรับหรือส่ง หรือมีการเปิดวงจรรับหรือส่งคู่ใดคู่หนึ่ง
WRAP	ถ้าถูกทำให้เป็นโลว์มันจะบังคับให้ริงอินเตอร์เฟสไปกระตุ้นให้ป้อนกลับ (Feedback) จากสัญญาณส่งไปสัญญาณรับ ทั้งนี้เพื่อใช้ทำการวินิจฉัยเมื่อทำการรีเซตอะแดปเตอร์



รูปที่ 4.4 บล็อกไดอะแกรมของวงจรริงอินเตอร์เฟส

(TMS380 Adapter Chipset User's Guide 1986)

มันจะทำให้ NSRT เป็นโลว์อยู่ตลอดเวลา ถ้าเงื่อนไขยังคงที่จะป้องกันโปรเซสเซอร์สื่อสารจากการเปิดปิดสัญญาณ PHNSRT วงจรวันชอต (One-shot) ก็จะมีหมดกำหนดเวลา (Time-out) และอินเตอร์เฟสการ์ดก็จะถูกถอดจากริง

วงจรมีเพื่อเพิ่มความเชื่อถือได้ของริง โดยจะทำให้หลีกเลี่ยงในการที่จะเกิดปัญหาในเรื่องการบกพร่องของสัญญาณนาฬิกาซึ่งจะทำให้ริง เกิดการสะดุดลงได้เมื่อมีความผิดพลาดเกิดขึ้นเช่น TMS38010 โปรเซสเซอร์สื่อสารไม่สามารถรักษาสัญญาณ PHNSRT ไว้ได้ อินเตอร์เฟสการ์ดก็จะถูกดึงออกจากริงโดยอัตโนมัติ

4.6.3 สัญญาณ TMS38020 โปรโตคอลแชนเนลอร์ไปยังริงอินเตอร์เฟส

ตารางที่ 4.4 จะอธิบายถึงสัญญาณที่ใช้ระหว่างโปรโตคอลแชนเนลอร์และวงจรริงอินเตอร์เฟส

4.6.4 ริงอินเตอร์เฟสทรานสมิตเตอร์ (Ring Interface Transmitter)

ฟังก์ชันในการส่งได้ถูกรวมอยู่ใน TMS38051 จะแปลงสัญญาณ TTL ซึ่งทำการเข้ารหัสแบบดิฟเฟอเรนเชียล บนขาเอาต์พุต (DRVR) ไปเป็นสัญญาณดิฟเฟอเรนเชียลเคอร์เร้นท์ที่จะส่งไปในสายตีเกลียวคู่ซึ่งมี คาร์แรคเตอร์ริสติกอิมพีแดนซ์ 150 โอห์ม ตัวทรานสมิตเตอร์นี้จะทำการตอบสนองสัญญาณ DRVR โดยการจะควบคุมการปล่อยกระแสจากแทปกลางของทรานส์ฟอร์มเมอร์ (Transformer) ที่จะป้อนออกทาง DROUTA หรือ DROUTB เมื่อ DRVR เป็นไฮ้กระแสจะทำการป้อนทาง DROUTA ถ้าเป็นโลว์จะออกทาง DROUTB ทั้ง DROUTA และ DROUTB นี้เป็นเอาต์พุตแบบคอลเลคเตอร์เปิด ซึ่งกระแสที่ควบคุมจะอยู่ในช่วง 25 ma \pm 5 ma วงจรที่เทียบเท่ากันนั้นแสดงดังรูปที่ 4.6 โดยจะแทน DROUTA และ DROUTB โดยรีซิสเตอร์ (Resistor) 75 โอห์ม ที่ต่อกับ Vcc

4.6.5 ริงอินเตอร์เฟสรีซีฟเวอร์ (Ring Interface Receiver)

ช่องรับสัญญาณของ TMS38051 จะมีฟังก์ชันในการทำ equalization, signal shaping และ retiming received data TMS38051

จะต่อทรานส์ฟอเมอร์กับตัวกลางในการส่ง เรียกว่าการต่อแบบทรานส์ฟอเมอร์คัปเปิ้ล ทั้งนี้ ก็เพื่อจะตัด DC ออฟเซตในสัญญาณดิฟเฟอเรนเชียลทิ้งไป วงจรรับใน TMS38051 จะมีการไบแอส(Bias) ตัวดิฟเฟอเรนเชียลอินพุต RCVINA และ RCVINB แยกกันเป็น $V_{cc}/2$ มีคอมมอนโมดรีเฟกชันขนาด 40dB กับการส่งข้อมูลด้วยความเร็ว 4 Mbit/s บนสายตีเกลียวคู่ ส่วนวงจรรองความถี่ต่ำได้ต่อคั่นระหว่างทรานส์ฟอเมอร์และ TMS38051 เพื่อจะลดทอนสัญญาณรบกวนความถี่สูง

4.6.6 ริงอินเตอร์เฟสเฟสล็อกกลุ๊ป (Ring Interface Phase

Lock Loop)


การรีโคโนเวอร์สัญญาณ data clock 8 MHz ที่ฝังอยู่ในสัญญาณดิฟเฟอเรนเชียลเมนเชสเตอร์ของข้อมูล จะทำได้โดยการใช่วงจรเฟสล็อกกลุ๊ป(PLL) ซึ่งมันจะฝังอยู่ในตัว TMS38051 และ TMS38052 ตัวลูบฟิลเตอร์จะเป็นเพียงฟังก์ชันของ PLL ซึ่งจะเป็นส่วนที่แยกออกมาโดยเฉพาะ แม้ว่าทรานส์ฟอเมอร์ฟังก์ชันของโวลเตจคอนโทรลลออสซิลเลเตอร์จะถูกเซตโดยส่วนอื่นที่แยกออกมาก็ตาม ตามรูปที่ 4.7 จะแสดงการต่อของวงจรเฟสล็อกกลุ๊ปแบบ ลอว์เตอร์ที่ 2 โดยมีแถบความถี่กว้างขนาด 97.6 KHz และลูบแคมป์แพลคเตอร์มีค่า 25.7

4.6.7 วงจรตรวจสอบพลังงาน (Energy Detect)


วงจรมีหน้าที่ตรวจสอบการปรากฏของ สัญญาณที่ช่องรับอินพุต เวลาที่มีตรวจพบขาขึ้นของสัญญาณได้ข้อมูลอินพุต ก็จะมีการชาร์จประจุเข้าไปในตัวคาปาซิเตอร์(C3 ที่ต่อกับ NRGCAP ของ TMS38052) และถ้ามีการตรวจไม่พบสัญญาณนี้ในข้อมูลที่ได้รับจะทำให้ประจรั่วซึม (Leak) ออกมาจากตัวคาปาซิเตอร์ตัวนี้

4.6.8 แทรบโหมด (Wrap Mode)

TMS38051 จะมีฟังก์ชันแทรบ (Wrap) เพื่อทำการวินิจฉัยวงจรซึ่งจะกระตุ้นโดยการให้สัญญาณโลว์ที่ขา \overline{WRAP} วงจรนี้จะส่งข้อมูลเข้าที่ช่องรับแทนการส่งไปที่ วงจรรับของสายตีเกลียวคู่ ไลน์ไดร์เวอร์จะถูกดิสเอเบิล(Disable) จึงไม่มีดิฟเฟอเรนเชียลเอาต์พุตที่ DROUTA และ DROUTB และส่วนวงจรรับของสายตีเกลียวคู่จะถูก



รูปที่ 4.6 ไลน์ไดร์เวอร์ของ TMS38051



รูปที่ 4.7 บล็อกไดอะแกรมของวงจรเฟสล็อกกลุ่

(TMS380 Adapter Chipset User's Guide 1986)


ติสเอเบิลโดยการตั้งการไบแอสบนขา RCVINA และ RCVINB แทรบโหมดจะไม่มีผลกระทบต่อฟังก์ชันอื่นๆของช่องการรับ ในขณะที่ TMS38051 อยู่ในโหมดปรกติสัญญาณ \overline{WRAP} จะเป็นไฮอยู่

4.6.9 ริงอินเตอร์เฟสแฟนทอมไดรฟ์ (Ring Interface Phantom Drive)

วงจรรแฟนทอมไดรฟ์นี้เป็นวงจรที่อยู่ในชิป TMS38052 จะใช้สำหรับการกดสัญญาณดีซีบนอุปกรณ์ในการต่อวงแหวน และคอยตรวจสอบว่ามีเปิดหรือปิดวงจรรอยู่ คำว่าแฟนทอมไดรฟ์นี้ ได้มาจากการที่สัญญาณดีซีนั้นหายไปในการทำดิฟเฟอเรนเชียลโวลเตจซึ่งใช้ในการส่งข้อมูล วงจรนี้จะทำงานโดยการป้อนสัญญาณ \overline{NSRT} เข้าไป โดยสัญญาณนี้จะถูกขับโดยวงจรวอชท์ค็อกไทเมอร์ เมื่อป้อนเข้าไปแล้วก็จะมีดีซีโวลเตจอยู่บนขา PHOUTA และ PHOUTB ผลของกระแสดีซีได้ไหลไปตามสายทวิสต์แพร์ไปยังไวรีงคอนเซ็นเตอร์ ซึ่งจะไปที่กระตุ้นรีเลย์ให้สวิตช์อินเตอร์เฟสการ์ดไปต่อกับริงกระแสก็จจะวิ่งกลับลงกราวด์ ผ่านตัวอินดักเตอร์ (Inductor) ที่ต่อกับแทปกลางของทรานส์ฟอร์มเมอร์ด้านปฐมภูมิ

เงื่อนไขการผิดปกติของสายนั้น จะถูกตรวจจับโดยกระแสที่ป้อนโดย PHOUTA และ PHOUTB แลกรณีที่มีกระแสสูงหรือต่ำผิดปกติจากค่าที่ตั้งของ TMS38051 /TMS38052 มันจะถูกตรวจจับโดยดูว่ามีสัญญาณ \overline{WFLT} จากแฟนทอมไดรฟ์หรือไม่

สิ่งที่กำหนดในการออกแบบอย่างหนึ่งคือ การให้มีไฟแสดงสถานะว่าขณะนั้นแผ่นวงจรถูกเข้าไปในริงหรือเปล่า ซึ่งในสภาพปรกติการ เราไม่สามารถทราบได้เลยถ้าไม่เรียกตรวจสอบดูโดยทางซอฟต์แวร์ หลักการที่ทำการก็คือเพิ่มเติมวงจรรับ LED ต่อกับ สายสัญญาณ \overline{NSRT} ที่เข้าไปยัง TMS38052 ซึ่งสัญญาณนี้เป็นไฮเมื่อไม่มีการแทรกสายเข้าสู่ริง และเป็นโลว์เมื่อมีการแทรกสายเข้าสู่ริง ดังนั้นเมื่อต่อกับ LED ที่อีกข้างหนึ่งต่อกับไฟ +5 V จึงทำให้ไฟ LED สว่างเมื่อสัญญาณ \overline{NSRT} เป็นโลว์ซึ่งแสดงว่ามีการแทรกสายเข้าสู่ริง และไฟ LED จะดับเมื่อสัญญาณ \overline{NSRT} เป็นไฮเพื่อแสดงว่าสายเคเบิลไม่ได้ต่อกับริง



ศูนย์วิทยุโทรพยากร
จุฬาลงกรณ์มหาวิทยาลัย

รูปที่ 4.8 วงจรเฟนทอมไดร์ว

4.7 การต่อวงจรภายในบอร์ดระหว่างชิปเซต

4.7.1 จังหวะนาฬิกาพื้นฐานของแลนอินเตอร์เฟสการ์ด


ตารางสัญญาณนาฬิกา (Timing Diagram) ของการส่งข้อมูลบนของอินเตอร์เฟสการ์ดบัสที่ทำงานโดยตัวโปรเซสเซอร์สื่อสาร ตามรูป 4.9-4.12 จะแสดงไชเคิลการเขียนและไชเคิลการอ่าน อุปกรณ์ภายนอกที่ต่ออยู่สามารถเพิ่มช่วงเวลาของสัญญาณ LBCLK1/LBCK2 ซึ่งเรียกว่า "wait state" การทำให้สัญญาณ LBRDY เป็นโลว์ก่อนที่จะเริ่ม Q4 ก็จะทำให้มันขยายช่วงเวลาการส่งนี้ สัญญาณ LBRDY จะยังคงเป็นโลว์จนกระทั่งถึงขาลงของสัญญาณ LBCLK1 สัญญาณส่งผ่านข้อมูลของบัสนี้จะยึดไปจนกระทั่งบัสมาสเตอร์จะตรวจได้ว่าสัญญาณ LBRDY เป็นไฮในขณะสัญญาณ LBCLK2 เป็นขาลง

ทั้งตัวบัสมาสเตอร์และอุปกรณ์สเลฟบนบัส จะดูสัญญาณ LBRDY เมื่อตอนเริ่มต้นของ Q4 ของแต่ละไชเคิล ถ้า LBRDY เป็นไฮ อุปกรณ์ทั้งหมดจะสรุปว่าบัสไชเคิลต่อมาจะเป็นค่าแอดเดรสในช่วง Q2 แต่ถ้า LBRDY เป็นโลว์มันก็จะถือว่าบัสจะมีการทำงานตามปกติต่อไป

ในตอนเริ่มต้นในแต่ละไชเคิลไม่ว่าจะเป็นการเขียน หรือ การอ่าน สาย LR/W และ LI/D จะเป็นค่าที่ถูกต้อง ในเวลาขณะนี้ข้อมูลแอดเดรสจะปรากฏอยู่บนสาย LAD0-LAD15 ซึ่งจะควบคู่ไปกับพัลส์ของสัญญาณ LAL สัญญาณขาลงของ LAL นั้น อุปกรณ์ภายนอกจะใช้ในการทำแลตซ์แอดเดรส ตัวบัสสเลฟจะทำการแลตซ์แอดเดรสและถอดรหัสออกมา ในขณะที่อยู่ในคาตาไชเคิลตัวบัสมาสเตอร์จะส่งสัญญาณ $\overline{\text{LEN}}$ ซึ่งสัญญาณนี้จะไม่ใช่ในการทำการถอดรหัสแอดเดรสแต่ใช้เป็นตัว "output enable" ในขณะทำไชเคิลการอ่าน


4.7.2 ไชเคิลการอ่าน (Read cycle)

ในขณะทำไชเคิลการอ่าน ตัวบัสมาสเตอร์จะไม่บ่อนสัญญาณ $\overline{\text{LEN}}$ จนกระทั่งมีสภาวะไตร-สเตทบนสัญญาณ LAD ในการเตรียมอ่านข้อมูล ตัวบัสสเลฟต้องไม่ส่งสัญญาณบนสาย LAD จะกระทั่งบัสมาสเตอร์ส่ง $\overline{\text{LEN}}$ ออกมา ข้อมูลเอาท์พุทจะใช้ได้ภายในเวลาดีเลย์ที่กำหนดจากขอบขาขึ้นของสัญญาณ Q3 แม้ว่าสัญญาณไทมิ่งนั้นตัวสเลฟ




รูปที่ 4.9 ตารางสัญญาณนาฬิกาของไซเคิลการอ่านของแลนอะแดปเตอร์บัส


(TMS380 Adapter Chipset User's Guide 1986)



รูปที่ 4.10 ตารางสัญญาณนาฬิกาของไซเคิลการเขียนของแลนอะแดปเตอร์บัส
(TMS380 Adapter Chipset User's Guide 1986)



รูปที่ 4.11 ตารางสัญญาณนาฬิกาของไซเคิลการอ่านแบบ 1 wait-state
(TMS380 Adapter Chipset User's Guide 1986)



รูปที่ 4.12 ตารางสัญญาณนาฬิกาของไซเคิลการเขียนแบบ 1 wait-state
(TMS380 Adapter Chipset User's Guide 1986)

ต้องเลือกที่จะขับดาต้าออกมาในช่วงขาขึ้นของ Q4 ตัวบัสมาสเตอร์จะตรวจสอบอินพุตดาต้า ในขณะที่ขอบขาลงของ Q4 ตัวบัสสเลฟ จะยังคงสัญญาณเอาท์พุตดาต้าไว้จนกระทั่งเงื่อนไขใดเงื่อนไขหนึ่งในสองเงื่อนไขนี้เกิดขึ้น คือ

ก. บัสมาสเตอร์ไม่ทำให้ \overline{LEN} เป็นโลว์อีกต่อไป หรือ

ข. LBRDY ถูกส่งออกมา

บัสสเลฟต้องทำให้เอาท์พุตเป็นไตร-สเตทภายในเวลาที่กำหนด หลังจากการหายไปของสัญญาณ \overline{LEN}

4.7.3 ไซเคิลการเขียน (Write cycle)

ในการทำไซเคิลการเขียนนั้น ตัวบัสมาสเตอร์จะส่งสัญญาณ \overline{LEN} ในตอนเริ่ม Q3 และเขียนข้อมูลออกมาที่สาย LAD การเขียนข้อมูลนี้จะไม่มีความหมายถ้ายังไม่ได้รับ \overline{LEN} ออกมา บัสสเลฟจะทำการรับรู้ข้อมูลตอนขอบขาลงของ LBCLK1 (ตอนท้ายของ Q4) บัสมาสเตอร์จะให้ค่า \overline{LEN} เป็นแอกทีฟหลังจากขาลงของสัญญาณ LBCLK1 เพื่อที่จะให้บัสไดร์เวอร์ภายนอกยังคงค่าดาต้าไว้หลังจาก write strobe บัสมาสเตอร์จะแทรกสัญญาณ \overline{LEN} ในช่วง Q1 ก่อนที่จะเริ่มบัสไซเคิลต่อไป

4.7.4 วงจรผลิตสถานะการคอย (Wait State Generation)

แต่ละบัสไซเคิลจะใช้ช่วงเวลาอย่างน้อยหนึ่งช่วง LBCLK ดังแสดงอยู่ในรูป 4.9 แต่สามารถที่ขยายต่ออีกหนึ่งไซเคิลถ้าหน่วยความจำนั้นทำงานช้าเวลาที่เพิ่มขึ้นเรียกว่าสถานะการคอย (wait state) การทำสถานะการคอยนั้นจะอนุญาตให้เฉพาะโปรแกรมที่อยู่ในโปรเซสเซอร์สื่อสารเท่านั้น โดยจะยอมให้เกิดถ้าเป็นแรมสัญญาณ LBRDY จะถูกทำให้เป็นโลว์ได้ทั้งโดยบัสมาสเตอร์และบัสสเลฟ เพื่อทำการขยายอินเตอร์เฟสการ์ด บัสหน่วยความจำและบัสไซเคิลภายในดังแสดงในรูป 4.9 ไม่ว่า CP ชิพจะเป็นมาสเตอร์หรือสเลฟ โดยมันจะรับ LBRDY เป็นอินพุต PH ชิพจะดู LBRDY เมื่อมันถูกแอกเชสเป็นตัวสเลฟ (เช่น มาสเตอร์ภายนอกอาจร้องขอสถานะการคอย เมื่อกำลังทำการแอกเชส PHrom หรือ PH คอนโทรลริจิสเตอร์) แต่มันจะไม่สนใจสถานะการคอย ถ้ามันไม่ใช่บัสมาสเตอร์ ตัวมาสเตอร์(ในขณะที่ทำการเขียน) หรือ

สเลฟ(ในขณะที่ทำการอ่าน) จะทำการส่งข้อมูลออกมาต่อออกมาตลอดตราบิตที่สัญญาณ LBRDY ยังเป็นโวลต์อยู่

วงจรภายนอกจะให้สัญญาณสถานะการคอย ออกมาโดยให้ LBRDY เป็นโวลต์(โดยวงจรคอลเลคเตอร์เปิด) ก่อนที่จะถึงขอบขาลงของ LBCLK2 สถานะการคอยจะถูกส่งออกมาจนกระทั่ง LBRDY ถูกทำให้เป็นไฮ LBRDY ต้องถูกลบออกให้ทันเวลาทั้งนี้เพื่อป้องกันไม่ให้เกิด สถานะการคอยที่สองออกมา ตราบใดที่ LBDY เป็นโวลต์ โปรเซสเซอร์จะถูกบังคับให้ทำการรอ โดยที่มันจะหยุดตัว คำสั่งไมโคร (Micro-instruction) ในขณะนั้นและได้ถูกอนุญาตให้ดำเนินการสถานะต่อไปได้ ตัวซีพียูจะไม่สามารถตอบสนองการร้องขออินเตอร์รัปต์หรือการร้องขอบัสดัชนีจนกระทั่ง LBRDY จะถูกลบออก ในกรณีนี้จะนำไปใช้ได้ทั้งไฮเคิลหน่วยความจำที่ถูกควบคุมโดย โปรเซสเซอร์ สื่อสารหรือที่ไม่ใช่ไฮเคิลหน่วยความจำก็ได้

ข้อสังเกตอย่างหนึ่งคือตัวโปรเซสเซอร์สื่อสาร จะแอดเดรสแรมในชิปหรือรีจิสเตอร์ LBRDY ต้องไม่ถูกทำให้เป็นโวลต์

4.7.5 รหัสแสดงสถานะของบัส (Bus Status code)

สัญญาณทั้ง LI/D และ LR/W จะให้ข้อมูลสถานะของแลนอินเตอร์เฟสการ์ดบัสไฮเคิลที่กำลังทำงานอยู่ ความหมายของสถานะของบัสที่ออกมาแสดงตามตาราง 4.5 DW จะถูกส่งมาเมื่อ CP เขียนข้อมูลไปยังหน่วยความจำหรือในเงื่อนไขการ RESET ส่วน DR จะถูกส่งออกมาเมื่อ CP อ่านข้อมูลจากหน่วยความจำ เมื่อ CP เรียกแอดเดรส แรม ภายใน มันจะส่งสถานะบัสและแอดเดรสที่เหมาะสมออกมาที่บัส

IOP รหัสสถานะของบัสจะถูกส่งออกมาเมื่อ CP อ่านคำสั่งหรือตัวโอเปอเรนด์ (Operand) ของคำสั่งนั้น การทำเช่นนี้ก็เพื่อเป็นการสร้างคุณภาพในการอ้างอิงคำสั่งเมื่อทำการดีบัก (Debug) และ เพื่อทำการแยกแยะคำสั่งอ้างอิงกับ PH prefetch unit

4.7.6 แผนที่หน่วยความจำของ (Bus Memory Map)


แผนที่หน่วยความจำสำหรับอินเตอร์เฟสการ์ดนั้น แสดงดังรูปที่ 4.13

LR/ \overline{W}		ชื่อ สัญญาณ	ความหมาย
L/ \overline{D}			
0	0	DW	Data Write
0	1	DR	Data Read
1	0	—	invalid
1	1	IOP	Instruction or Immediate Operand


ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

ตารางที่ 4.5 รหัสแสดงสถานะภาพของอะแดปเตอร์บัส

(TMS380 Adapter Chipset User's Guide 1986)



รูปที่ 4.13 แผนที่หน่วยความจำของอินเตอร์เฟซการ์ดบัส



รูปที่ 4.14 การต่อวงจรกันระหว่างชิปเซต SIF, CP และ PH

ตารางที่ 4.6 รายการอุปกรณ์ของวงจรที่ต่อกันภายในอินเตอร์เฟซการ์ด

รายการ	ขนาด, เบอร์	รายการ	ขนาด, เบอร์
R1	121Ω	C3	6800 _μ F
R2	604Ω	C4	8.2 _μ F
R3,R4	2.49 KΩ	C5	680 _μ F
R5	825Ω	C7,C8	62 _μ F
R7,R8	121Ω	C9	0.1 _μ F
R9,R10	75Ω	C10,C11	8.2 _μ F
R12,R13	300Ω	C12	0.47 _μ F
R14,R15	50Ω	L1	56 _μ H
R16	330Ω	D1-D4	1N4004
R17	150Ω	D5-D12	1N4148
R18	2.3KΩ	D13	10V,5W 1N5347B
R19-R25	4.7KΩ	T1,T2	TN12837
R27-R36	1KΩ	Y1	Osc. KX0-01
C1	180 _μ F		
C2	200 _μ F		

โดยที่แผนที่หน่วยความจำแสดงให้เห็นพื้นที่ทั้งหมดที่สามารถได้ในอะแดปเตอร์ คือ ตั้งแต่ 0000h ไปถึง FFFEh ซึ่งตามรูปจะเห็นว่าเนื้อที่ตั้งแต่ 0000h-0FFEh นั้นได้ถูกนำไปใช้สำหรับวีจีเอสเตอร์ภายในและแรมในชิปเอง ส่วนเนื้อที่ตั้งแต่ 1000h-7FFEh จะใช้สำหรับหน่วยความจำแรมเพิ่มเติมภายนอก ซึ่งหน่วยความจำส่วนนี้โปรแกรมประยุกต์ต้องการใช้สำหรับเนื้อที่ตั้งแต่ C000h-FFFEh นั้นจะเป็นเนื้อที่ของ รอมใน PH ซึ่งเก็บโปรแกรมต่างๆ แต่ถ้าเอาอีพรอม (EPROM) ของเท็กซัสอินสตรูเมนต์ ซึ่งมีโปรแกรม DLC (Data Link Control) มาใส่จะทำให้เราสามารถเขียนโปรแกรมติดต่อบนระดับ LLC ได้ และแอดเดรสของ อีพรอมนี้จะทับแอดเดรสของ PH รวมแต่ไว้ในตัวอีพรอมนี้จะมีโปรแกรมที่แทนกันได้กับ PH อยู่ด้วยแล้ว

ตามรูป 4.15 จะแสดงให้เห็นว่า แรมส่วนขยาย ต่อเพิ่มเข้าไปในอินเตอร์เฟสการ์ดอย่างไร ซึ่งหน่วยความจำชุดนี้จะใช้แรม เบอร์ HM6264 8K x 8 สแตติกแรม (Static RAM) ต่อกันทำให้ได้หน่วยความจำเพิ่มเป็น 16 Kb เพื่อเป็นบัฟเฟอร์ในการส่งและรับเฟรม แอดเดรสจะถูกตีมีลติเพล็กซ์โดยไอซีแลตซ์เบอร์ AS373 2 ตัว ข้อมูลจะถูกส่งไปมาในหน่วยความจำ โดยไอซีบัสทรานซีฟเวอร์เบอร์ AS245 สัญญาณ $\overline{LR}/\overline{P}$ จะต้องถูกแลตซ์ก่อนที่จะถูกใช้เป็นสัญญาณทิศทางให้แก่ AS245 เพราะว่า $\overline{LR}/\overline{P}$ อาจเปลี่ยนไปก่อนที่ \overline{LEN} จะถูกดึงออกไปสัญญาณ \overline{LEN} จะถูกใช้ร่วมกับการถอดรหัสแอดเดรสในการที่จะอีน่าเบิล(Enable)ตัว 245 สัญญาณ $\overline{LR}/\overline{P}$ จะถูก NAND กับ LBCK1 เพื่อสร้างสัญญาณ write strobe ที่เป็นแอดทิวโวล์สำหรับ แรม ส่วนสัญญาณชิปซีเล็คชั่นนั้นจะได้มาจากวงจรถอดรหัสที่เหมาะสม โดยที่ แรม 16 Kb นี้จะเริ่มตั้งแต่แอดเดรส 4000h ไปถึง 7FFEh

และที่แสดงตามรูป 4.15 มีการต่ออีพรอม(EPROM) 16K X 8 2 ตัว ซึ่งแอดเดรสจะเริ่มตั้งแต่ 8000h - FFFEh และโดยที่ อีพรอมภายนอกนี้สามารถแทนที่เนื้อที่ของรอม ในโพโรตคอลแชนแนลเลอร์ ดังนั้นก็สามารถที่จะมีโปรแกรมอื่นๆให้โพโรตคอลแชนแนลเลอร์ได้ เช่น ดีบั๊ก หรือ โมดิฟายด์อินเตอร์เฟสการ์ดซอฟต์แวร์ในกรณีนี้จัมเปอร์ J1 และ J4 จะถูกเซตให้คัสเอเบิล PH รวม และอีน่าเบิลอีพรอม

4.8 การอินเตอร์เฟสทางซอฟต์แวร์

ในส่วนนี้จะกล่าวถึงการใช้ซอฟต์แวร์อินเตอร์เฟสระหว่างโปรเซสเซอร์ ของระบบคอมพิวเตอร์ที่ต่อกับตัวอินเตอร์เฟสการ์ด ซึ่งซอฟต์แวร์นี้จะใช้ในการควบคุมการทำงานของอินเตอร์เฟสการ์ด ในการทำการส่งข้อมูลและการทำงานตัวอินเตอร์เฟสการ์ดจะถูกควบคุมโดยการทำไต่เร็กแอสไปยังรีจิสเตอร์ 4 ตัว และช่องทางการทำ ดีเอ็มเอนี้จะอยู่ในตัว ซีสเต็มอินเตอร์เฟส (SIF) ของ TMS38030 ซีสเต็มอินเตอร์เฟสรีจิสเตอร์ จะใช้สำหรับทำขบวนการเริ่มต้นของอินเตอร์เฟสการ์ด ทำการอ่านสาเหตุการอินเตอร์รัปต์ที่ส่งไปยังระบบที่ต่ออยู่แล้วจะทำการส่งอินเตอร์รัปต์ไปยังอินเตอร์เฟสการ์ด เพื่อกระตุ้น ดีเอ็มเอ ทำการส่งหรือรับข้อมูลกับหน่วยความจำระบบ

ช่องดีเอ็มเอจะใช้ส่งผ่านคำสั่ง พารามิเตอร์และเฟรมไปยังอินเตอร์เฟสการ์ดและรับโค้ดแสดงว่าเรียบร้อยแล้วกลับ และรับเฟรมจากอินเตอร์เฟสการ์ด สรุปได้ว่าการเคลื่อนย้ายข้อมูลทั้งหมดที่เข้าและออกจากริง จะผ่านโดยการทำ ดีเอ็มเอ เท่านั้น

4.8.1 สรุบบัฟเฟอร์ที่ระบบต้องการ

ในรายชื่อต่อไปนี้เป็นจะเป็นส่วนหน่วยความจำที่ต้องการ โดยระบบ SYSTEM COMMAND BLOCK (SCB) เป็นบัฟเฟอร์ขนาด 6 ไบต์ ซึ่งจะใช้ในการเก็บคำสั่งที่จะเอ็กซีคิวต์โดยอินเตอร์เฟสการ์ด และตัวชี้ (Pointer) ไปยังแอดเดรสขนาด 24 บิต

SYSTEM STATUS BLOCK (SSB) จะเป็นบัฟเฟอร์ขนาด 8 ไบต์ ซึ่ง จะใช้เก็บรหัสสถานะที่ส่งกลับหลังจากการทำงานของคำสั่งอินเตอร์เฟสการ์ดเสร็จเรียบร้อยแล้ว

COMMAND PARAMETER LIST คำสั่งบางคำสั่ง (เช่น OPEN) ต้องการบล็อกของหน่วยความจำเพื่อทำเป็นพารามิเตอร์บล็อก ในขณะที่คำสั่งทำการเอ็กซีคิวต์เสร็จเรียบร้อยแล้ว ก็จะปล่อยเนื้อที่ที่จองไว้ให้ใช้ทำอย่างอื่นได้

RECEIVE LIST คำสั่ง RECEIVE จะต้องมีการจอง

RECEIVE LIST ในหน่วยความจำระบบ ขนาดของหน่วยความจำจะขึ้นอยู่กับขนาดและจำนวนลิสต์ที่ใช้ในโปรแกรมประยุกต์ การเลือกขนาดนี้จะเลือกได้ตอนทำขบวนการเริ่มต้นของอินเตอร์เฟสการ์ดว่าจะเป็น 14, 24 หรือ 26 ไบต์

TRANSMIT LIST คำสั่ง TRANSMIT จะต้องมีการจอง TRANSMIT LIST ในหน่วยความจำระบบและหลักการทั้งหมดจะเหมือนกับ RECEIVE LIST ทุกประการ

PRODUCT ID คำสั่ง OPEN นั้นจะต้องการตัวชี้ที่จะชี้ไปยัง Product ID ขนาด 18 ไบต์ ซึ่งจะเป็นส่วนหนึ่งของ open parameter list ผู้ออกแบบซอฟต์แวร์ระบบควรจะกันเนื้อที่ 18 ไบต์ของหน่วยความจำระบบสำหรับทำคำสั่งนี้ เมื่อทำเสร็จแล้วมันจะปล่อยเนื้อที่ให้ทำอย่างอื่นได้

4.8.2 รายละเอียดรีจิสเตอร์ทั้งหมด

4.8.2.1 รีจิสเตอร์อินเตอร์รัปต์ (Interrupt Register)

จะใช้สำหรับการส่งอินเตอร์รัปต์ ไปยังอินเตอร์เฟสการ์ด และทำการอ่านสถานะการอินเตอร์รัปต์จากอินเตอร์เฟสการ์ด บิต 0-7 จะสามารถถูกเซตเป็น 1 แต่ไม่สามารถถูกรีเซตเป็น 0 ได้โดยระบบที่ต่ออยู่แต่จะถูกรีเซตได้โดย โปรเซสเซอร์สื่อสารเท่านั้น ในทางตรงกันข้ามบิตที่ 8 จะสามารถถูกรีเซตเป็น 0 แต่ไม่สามารถถูกเซตเป็น 1 ได้โดยระบบที่ต่ออยู่ แต่จะสามารถถูกเซตได้โดยโปรเซสเซอร์สื่อสาร บิต 9-15 จะสามารถถูกอ่านโดยระบบที่ต่ออยู่ได้อย่างเดียวเท่านั้น ซึ่งบิตเหล่านี้จะถูกเซตหรือรีเซตโดยโปรเซสเซอร์สื่อสาร

4.8.2.2 รีจิสเตอร์แอดเดรส (Address Register)

ตัวแอดเดรสรีจิสเตอร์ จะบรรจุตัวชี้ที่จะชี้ไปยัง แรม ภายในของอินเตอร์เฟสการ์ด ซึ่งจะแอดเดรสโดย Data หรือ Data/Auto-increment รีจิสเตอร์ บิตทั้ง 16 บิตสามารถจะถูกอ่านแม้ว่าเพียงแคบิต 5-14 ซึ่งถูกเซตหรือรีเซตโดยระบบที่ต่ออยู่ โดยการนี้มันจะยอมให้ระบบที่ต่ออยู่ทำการแอดเดรส แรม ภายในของอินเตอร์เฟสการ์ดขนาด 2 Kb ตำแหน่งเริ่มต้นของแรมซึ่งจะถูกอ่านเป็นฟังก์ชันกับอะแดป-

BIT	0	INTERRUPT ADAPTER
	1	ADAPTER RESET
	2	SSB CLEAR
	3	EXECUTE
	4	SCB REQUEST
	5	RECEIVE CONTINUE
	6	RECEIVE VALID
	7	TRANSMIT VALID
	8	RESET SYSTEM INTERRUPT
	9	X
	10	X
	11	X
	12	X
	13	X
	14	X
LSB	15	X

ศูนย์วิทยทรัพยากร
จุฬาลงกรณ์มหาวิทยาลัย

รูปที่ 4.16 อินเทอร์เน็ตรีจิสเตอร์

(TMS380 Adapter Chipset User's Guide 1986)

เตอร์เซตบิต 0-4 ในสภาวะปรกติที่บิต 0-4 จะเซตเป็น 00001 แต่ถ้าเกิด Adater Chaeck Interrupt มันจะถูกเซตเป็น 00000 บิต 15 จะถูกควบคุมโดยอินเตอร์เฟสการ์ดเช่นเดียวกับข้อมูลที่ส่งไปมาบนแลนอินเตอร์เฟสการ์ดบัสซึ่งจะเป็น 16 บิตเวิร์ดเท่านั้น

4.8.2.3 รีจิสเตอร์ข้อมูล (Data Register)

รีจิสเตอร์ข้อมูล เปรียบเสมือนเป็น 'พอร์ต' (Port) ไปยังแรมภายในของอินเตอร์เฟสการ์ด ซึ่งตัวข้อมูลจะสามารถถูกเขียนหรืออ่านก็ได้ ตำแหน่งของแรมภายในนี้จะถูกอ่านหรือถูกเขียนโดยรีจิสเตอร์นี้ และจะถูกชี้โดยแอดเดรสที่บรรจุในแอดเดรสรีจิสเตอร์ความสามารถในด้านนี้ ทำให้ตัวแปรการทำขบวนการเริ่มต้นสามารถถูกส่งผ่านไปยังอินเตอร์เฟสการ์ดสำหรับทำการขบวนการเริ่มต้น และความสามารถส่วนนี้ยังทำให้ยังใช้ในขบวนการตรวจสอบอินเตอร์เฟสการ์ดที่มีปัญหาอีกด้วย หลังจากการทำขบวนการเริ่มต้นแล้ว ก็จะไม่ยอมให้มีการเขียนไปยังอินเตอร์เฟสการ์ดการ์ดเมื่อมีการเขียนข้อมูลโดยระบบที่ต่ออยู่แล้ว ก็จะมีการทำการเขียนแบบ ดิเอ็มเอ บนอินเตอร์เฟสการ์ดบัส เพื่อเป็นการเขียนข้อมูลลงบนตำแหน่งที่ถูกชี้โดยแอดเดรสรีจิสเตอร์ อย่างไรก็ตามถ้าต่อมามีการอ่านค่าจากรีจิสเตอร์ข้อมูลโดยระบบที่ต่ออยู่ จะไม่มีการทำโดยการอ่านแบบ ดิเอ็มเอ ตามตำแหน่งที่ถูกชี้โดยแอดเดรสรีจิสเตอร์ การอ่านค่าที่เพิ่งถูกเขียนไปโดยการเขียนแบบ ดิเอ็มเอ นี้ ตัวแอดเดรสรีจิสเตอร์จะต้องมีการมีการเขียนซ้ำใหม่ด้วยค่าแอดเดรสเดิมที่ใช้ตอนอ่านค่าตัวรีจิสเตอร์ การทำเช่นนี้จะเป็นการบังคับให้ทำการอ่านแบบ ดิเอ็มเอ บนแลนอินเตอร์เฟสการ์ดบัส ทำการอัปเดตค่าตัวรีจิสเตอร์ด้วยค่าใหม่เสมอ

4.8.2.4 รีจิสเตอร์ข้อมูลที่มีการเพิ่มแอดเดรสโดยอัตโนมัติ

(Data Register with Auto increment)

รีจิสเตอร์นี้จะเหมือนกับ รีจิสเตอร์ข้อมูลแบบปรกติ ทุกประการยกเว้นว่าแอดเดรสที่อยู่ภายในนั้น จะมีการเพิ่มค่าขึ้นโดยอัตโนมัติหลังจากมี

การเขียนหรือการอ่านกับรีจิสเตอร์ เมื่ออยู่ใน 8 บิตโหมด การเขียน MSB จะทำให้แอดเดรสรีจิสเตอร์มีการเพิ่มขึ้นครึ่งละสอง ซึ่งจะทำให้แรมของอินเทอร์เฟซการ์ดมีการอ่านและเขียนอย่างต่อเนื่อง โดยไม่ต้องมีการเขียนใหม่ยังไปแอดเดรสรีจิสเตอร์อีกครั้งในระหว่างการแอกเซสแต่ละครั้ง

4.8.3 การทำขบวนการเริ่มต้นของอะแดปเตอร์(Adapter initialization)

หลังจากมีการเวอร์ริฟาย(Verify)และตรวจสอบตามปกติเรียบร้อยแล้ว ตัวซอฟต์แวร์ระบบต้องทำการทำขบวนการเริ่มต้นอินเทอร์เฟซการ์ด การทำขบวนการเริ่มต้นนี้ จะเกี่ยวกับการส่งผ่านค่าพารามิเตอร์ ไปยังอินเทอร์เฟซการ์ดโดยการอินเทอร์เฟซแบบ DIO ตัวพารามิเตอร์ต่างๆจะทำการกำหนดในสิ่งต่อไปนี้

ก. แอดเดรสในหน่วยความจำระบบของ SCB และ SSB

ข. ตัวแปรในการควบคุมการทำอินเทอร์รัปต์

ก่อนที่ขบวนการทำขบวนการเริ่มต้นจะเสร็จสิ้น อินเทอร์เฟซการ์ดจะทำการทดสอบการทำ ดีเอ็มเอ อินเทอร์เฟซ ซึ่งการทดสอบนี้จะรวมถึงสิ่งเหล่านี้

ค. ทำการเขียนแบบ ดีเอ็มเอ ไปยังทั้ง SCB และ SSB

ง. ทำการอ่านแบบ ดีเอ็มเอ ไปยังทั้ง SCB และ SSB แล้วทำการเทียบค่าที่ได้

การทำ ดีเอ็มเอ เหล่านี้ไม่ต้องทำการรันโปรแกรมจากระบบที่ต่ออยู่เลย แต่ทว่าในกรณีที่การทดสอบแล้วเกิดข้อผิดพลาดขึ้น อินเทอร์เฟซการ์ดจะทำการส่งค่าที่ผิดพลาดนั้นกลับไปยังอินเทอร์รัปต์รีจิสเตอร์

4.8.4 บล็อกคำสั่งและสถานะ (Command and Status Block)

ทั้งสองตัวนี้เป็นบล็อกควบคุมที่มีแอดเดรสคงที่ โดยระบบจะเป็นผู้จัดการมาให้เรียบร้อยแล้ว แอดเดรสเริ่มต้นของบล็อกทั้งสองนั้นจะถูกส่งไปยังอินเทอร์เฟซการ์ดในขณะที่กำลังทำขบวนการเริ่มต้นดังอธิบายไว้หัวข้อที่แล้ว บล็อกทั้งสองนั้นจะเป็นแบบการจัดแบบเวิร์ด(แอดเดรสคู่)

โดยทั่วไปแล้วระบบที่ต่ออยู่ จะส่งคำสั่งไปยังอินเทอร์เฟซการ์ด

โดยทำการโหลดการร้องขอ (Request) ลงใน SCB แล้วทำการอินเตอร์รัปต์อินเตอร์เฟสการ์ด จากนั้นอินเตอร์เฟสการ์ดก็จะทำการดาวน์โหลดคำสั่งและพารามิเตอร์ต่างๆ ผ่านช่องทาง ดีเอ็มเอ ของซิสเต็มอินเตอร์เฟส ถ้าบิต SCB REQUEST (บิต 4) ของอินเตอร์รัปต์รีจิสเตอร์ อินเตอร์เฟสการ์ดก็จะทำการอินเตอร์รัปต์ระบบที่ต่ออยู่หลังคำสั่งได้ ถูกดาวน์โหลดลงแล้ว ก็จะเป็นการบอกระบบที่ต่ออยู่ว่า SCB พร้อมทั้งจะรับคำสั่งใหม่ได้ แล้ว เมื่อสถานะของคำสั่งถูกส่งกลับมาแล้ว อินเตอร์เฟสการ์ดก็จะทำการโหลด SSB โดยใช้ ดีเอ็มเอ และทำการอินเตอร์รัปต์ระบบที่ต่อ หลังจากระบบได้อ่าน SSB แล้ว ระบบจะต้องให้อินเตอร์เฟสการ์ดรู้ว่า SSB นั้นว่างแล้วและพร้อมที่จะรับคำสั่งสถานะต่างๆต่อไป สถานะภาพทั้งหมดของคำสั่งจะถูกส่งกลับมาใน SSB

คำสั่งทั้งหมดของ SCB มีดังนี้

OPEN : ก่อนที่จะมีการสื่อสารข้อมูล ระบบที่ต่ออยู่ด้วยต้องเริ่มด้วยการสั่งคำสั่งนี้ก่อน มันจะทำการเซตแอดเดรสต่างๆของอินเตอร์เฟสการ์ดและอีนาเบิลให้รับเฟรมจากริงได้ และหลังจากคำสั่ง OPEN มันจะส่งคำสั่ง RECEIVE ตามมาทันทีทันใด ในขณะที่สั่ง OPEN การทำการร้องขออินเตอร์รัปต์จะถูกโหดไว้หมด

TRANSMIT : จะใช้สำหรับการส่งเฟรมไปยังโหนดอื่น โดยจะมีรูปแบบของเฟรมข้อมูลดังรูปที่ 4.17

TRANSMIT HALT : ใช้สำหรับการอินเตอร์รัปต์ ทรานสมิตลิสต์ หลังจากที่มีการรับรู้อคำสั่งนี้แล้ว อินเตอร์เฟสการ์ดจะทำการสิ้นสุดทรานสมิตเช่น เร็วที่สุดเท่าที่จะเร็วได้ เฟรมที่เข้าคิวอยู่ก็จะถูกล้างทิ้งทั้งหมด และคำสั่ง TRANSMIT จะถูกทำให้สิ้นสุดโดยจะส่ง สถานะ COMMAND COMPLETE ออกมา แต่ถ้าขณะนั้นไม่ได้สั่งคำสั่ง TRANSMIT อยู่ เมื่อสั่ง TRANSMIT HALT มันก็จะไม่สนใจ

RECEIVE : คำสั่งนี้จะใช้สำหรับรับเฟรมจากสถานีอื่น บนริงการสั่งคำสั่งนี้ปกติจะสั่งเพียงครั้งเดียวเท่านั้น (หลังจากสั่ง OPEN) และการรับข้อมูลมันจะมีการเข้าไปเพิ่มใน receive parameter list chain โดยอัตโนมัติ ส่วนการยกเลิกคำสั่งนี้ก็โดยสั่งคำสั่ง CLOSE

AC	FC	2 BYTES
DESTINATION ADDRESS		6 BYTES
SOURCE ADDRESS		6 BYTES
ROUTING FIELD		18 BYTES (MAX)
ข้อมูล		

รูปที่ 4.17 รูปแบบของทรานสมิตเฟรม
(TMS380 Adapter Chipset User's Guide 1986)

ศูนย์วิทยุโทรพยากร
จุฬาลงกรณ์มหาวิทยาลัย

CLOSE : ใช้สำหรับการทำให้สิ้นสุดการส่งข้อมูลต่างๆบนริง หรือเป็นการสิ้นสุดคำสั่ง OPEN แบบแทรบ และมันจะทำการล้างทั้งเฟรมทุกเฟรมในอินเตอร์เฟซการ์ด คำสั่ง CLOSE นี้จะถูกปฏิเสธโดยการส่งสถานะ COMMAND REJECT ออกมาถ้าอินเตอร์เฟซการ์ดไม่ได้ OPEN อยู่

SET GROUP ADDRESS : ใช้สำหรับการเซต อินเตอร์เฟซการ์ด กรุปแอดเดรส ถ้ามันจะต้องมีการเปลี่ยนหลังคำสั่ง OPEN คำสั่งนี้จะถูกปฏิเสธโดยการส่งสถานะ COMMAND REJECT ออกมาถ้าอินเตอร์เฟซการ์ดไม่ได้ OPEN อยู่

SET FUNCTIONAL ADDRESS : ใช้สำหรับเซตและรีเซต อินเตอร์เฟซการ์ดฟังก์ชันนอลแอดเดรส ถ้ามันต้องมีการเปลี่ยนแปลงหลังจากคำสั่ง OPEN และคำสั่งนี้จะถูกรีเจ็คต์โดยการส่งสถานะ COMMAND REJECTD ออกมาถ้าอินเตอร์เฟซการ์ดไม่ได้ OPEN อยู่

READ ERROR LOG : จะใช้สำหรับการอ่าน และรีเซตตัวบันทึกความผิดพลาด (Error log) ของอุปกรณ์ที่ต่อกับอินเตอร์เฟซการ์ด หลังจากคำสั่งนี้สมบูรณ์ ตัวบันทึกความผิดพลาดจะกลายเป็นศูนย์ทั้งหมด

READ ADATER BUFFER : จะใช้สำหรับการส่งผ่าน ที่เก็บข้อมูลของอินเตอร์เฟซการ์ด ผ่านตัวอินเตอร์เฟซระบบไปยังหน่วยความจำของระบบที่ต่ออยู่

ในการเขียนโปรแกรมควบคุมการทำงานตามที่กล่าวมาทั้งหมดนี้ เป็นการติดต่อในระดับ MAC ของแผ่นวงจร แต่ถ้าจะติดต่อในระดับ LLC ซึ่งจะต้องมีรอม DLC (Data Link Control) ติดตั้งเพิ่มเข้าไปซึ่งบริษัทเท็กซัสอินสตรูเมนต์มีจำหน่ายด้วยการติดต่อในระดับ LLC ก็จะมีหลักการเดียวกันเพียงแต่คำสั่งต่างๆเพิ่มขึ้นในส่วนทำดาต้าลิงค์เท่านั้น ในบทที่ 6 จะกล่าวถึงวิธีการเขียนโปรแกรมติดต่อกับแผ่นวงจรโดยใช้ภาษาซี แต่ได้เขียนติดต่อกับการ์ดโทเกนริง ของไอบีเอ็ม ซึ่งหลักการโดยรวมแล้วเหมือนกัน ต่างกันเพียงในรายละเอียดของชื่อคำสั่งและบล็อกของพารามิเตอร์ที่ส่งผ่านให้กันเท่านั้น

4.9 ตัวแปรที่มีผลต่อสมรรถนะของแผ่นวงจร (TMS380 Adapter Chipset User's Guide 1986)

ตัวแปรต่างๆที่มีผลในการทำงานของแลนอินเตอร์เฟสการ์ด ซึ่งจะช่วยให้สมรรถนะเปลี่ยนไปก็คือ

4.9.1 ขนาดบัฟเฟอร์ภายใน

ตัวขนาดบัฟเฟอร์ภายในนี้ จะเป็นตัวจำกัดขนาด ของเบิสต์ซีเอ็มเอ โดยที่จะกำหนดขอบเขตด้านบนของจำนวนข้อมูลที่สามารถส่งไปมาได้ระหว่างโฮสต์ และอินเตอร์เฟสการ์ด โดยไม่ต้องทำการเอ็กซ์คิวต์ซอฟต์แวร์ที่ทำการจัดการอะแดปเตอร์ บัฟเฟอร์ภายในดังนั้นสมรรถนะจะเพิ่มขึ้นเมื่อมีความต้องการบัฟเฟอร์เพียงจำนวนน้อย เพื่อเก็บเฟรมข้อมูลไว้ และจากการทดสอบจะเห็นว่าถ้าขนาดเฟรมที่เท่ากับบัฟเฟอร์ที่สามารถเก็บเฟรมไว้ได้หมดในบัฟเฟอร์เดียวหรือจำนวนบัฟเฟอร์น้อยกว่า จะมีสมรรถนะดีกว่า

4.9.2 จำนวนบัฟเฟอร์ภายในที่จัดไว้

สมรรถนะของอินเตอร์เฟสการ์ดจะเพิ่มขึ้นเมื่อค่าเฟรมสำหรับเฟรม $i+1$ มีการส่งผ่านจากโฮสต์ไปยังอินเตอร์เฟสการ์ดในขณะที่เฟรม i กำลังทำการส่งไปยังโฮสต์ การทำแบบนี้เรียกว่า "ไปป์ไลน์" (Pipelining) ซึ่งถ้าจะทำแบบนี้ได้ก็จะต้องมีบัฟเฟอร์ภายในเพียงพอที่จะเก็บเฟรมสองเฟรมไว้ได้ เพราะฉะนั้นถ้าเปรียบเทียบอินเตอร์เฟสการ์ดสองตัว ที่มีขนาดบัฟเฟอร์ภายในที่เท่ากันแล้ว ตัวที่มีจำนวน บัฟเฟอร์มากเพียงพอที่จะเก็บเฟรมข้อมูลได้สองเฟรมแล้ว ก็จะทำให้ผลรวมของการส่งข้อมูลที่ดีกว่า

4.9.3 เทคนิคการบริหารทรานสมิตลิสต์ของโฮสต์

จากการเปรียบเทียบว่าเมื่อ TRANSMIT COMMAND ถูกส่งเมื่อมีข้อมูลทุกๆ 7 เฟรม ก็จะมีการส่งในทุกๆเฟรม จะเห็นได้ว่ามันจะให้สมรรถนะที่ดีที่สุดเมื่อลิงค์ลิสต์ อินเตอร์เฟสมีการใช้งานอย่างเต็มที่ และการทำไปป์ไลน์ของการส่งผ่านเฟรมไม่ถูกอินเตอร์รัปต์เสียก่อน