

การออกแบบส่วนความจำโดยใช้ CMOS Memory Devices ขนาด 12×4096 bit-words

การออกแบบสร้างส่วนความจำ 4096 word จำนวน 12 bit จะกล่าวถึงการออกแบบ Memory Array วงจร Interface Control c ct. วงจร Field Select วงจร Address Buffer วงจร Input/Output Buffer วงจร Interface Control Logic วงจรจ่ายไฟสำรอง

การออกแบบระบบส่วนความจำแบบ CMOS

จากที่ได้ศึกษาถึงการทำงาน และระบบสัญญาณเวลาของส่วนความจำแบบวงแหวนแม่เหล็กในบทที่ ๒ มีหลักการว่า สัญญาณควบคุมการทำงาน ต้องมาจากวงจรวัฏจักรเวลาเดียวกัน เพื่อให้เกิดเสถียรภาพ (Stability) ที่ดีแก่ระบบส่วนความจำ และได้้นำเอาสัญญาณที่เกี่ยวข้องกับการไหล Address Memory Buffer Register และ Memory Register ที่ต่ออยู่กับ MD BUS มาใช้กับระบบความจำแบบ CMOS เพื่อให้สามารถทำงานร่วมกับระบบความจำแบบวงแหวนแม่เหล็กได้อย่างมีประสิทธิภาพ

หน้าที่ขององค์ประกอบในระบบส่วนความจำแบบ CMOS (ตามรูปที่ ๒๕)

ก. Address Buffer ทำหน้าที่ขยายสัญญาณ MA๐ ถึง MA9 ที่รับจาก Central Memory Address Register (CPMA) บ้อนต่อไปให้กับ Address Register ในหน่วยความจำแบบ CMOS

ข. CMOS Memory Array Unit จัดองค์ประกอบแบบแรนคอมแอดเซสขนาด 12×4096 bit-words ทำหน้าที่เก็บข้อมูลและคำสั่งตามตำแหน่งของ Address Register

ค. I/O Buffer เป็นตัว Buffer ในการถ่ายเทข้อมูลจำนวน 12 bits เข้าและออกระหว่างส่วนความจำ กับรีจิสเตอร์ต่าง ๆ ผ่านทาง MD BUS โดยมีสัญญาณ MD DIR L

สัญญาณ FIELD SELECT H สัญญาณ R/W Control และสัญญาณ Power Fail L มาควบคุมการทำงานของ I/O Buffer

ง. Field Select Circuit เป็นสวิตช์ สำหรับเลือกฟิลต์ แก่ส่วนความจำขนาด 4096 words โดยเอาสัญญาณ EMA ๐ ถึง EMA 1 ทำการแปลง (decode) ว่า ฟิลต์ไหนของส่วนความจำถูกเลือก โดยแต่ละแผ่น Module 4K นั้นจะ Set ฟิลต์เอาไว้เรียบร้อยก่อนแล้ว ถ้าหากฟิลต์ที่ถูกแปลงมาตรงกับฟิลต์ที่ Set เอาไว้ ส่วนความจำในแผ่น Module นั้นก็จะทำงาน เนื่องจากระบบส่วนความจำเครื่อง PDP-8/E นี้ มีส่วนความจำ ROM อยู่ด้วย ในภาค Field Select จึงต้องเอาสัญญาณจากโมดูล ROM มาควบคุมวงจรนี้ด้วย หากโมดูล ROM ทำงาน RAM จะไม่ทำงาน ทั้งนี้เพราะ Field Select จะไม่ enable แก่ฟิลต์ใด ๆ เลย

จ. Interface Control Logic Circuit เป็นวงจรตรรก (logic) ทำหน้าที่สร้างสัญญาณควบคุม I/o Buffer ถ่ายเทข้อมูลเข้าและออกจากส่วนความจำ ทั้งยังสร้างสัญญาณควบคุมการอ่าน และเขียนให้แก่ส่วนความจำแบบ CMOS ด้วย

ฉ. Power Fail & Battery Back Up เมื่อแหล่งจ่ายไฟเกิดไฟตก วงจร Power Fail จะส่งสัญญาณไปควบคุมมิให้ส่วนความจำ CMOS ถ่ายเทข้อมูล ขณะเดียวกันวงจร Battery Back Up จะจ่ายไฟสำรองจาก Ni-Cd Battery ไปเลี้ยงส่วนความจำแบบ CMOS ไว้ มิให้ข้อมูลที่เก็บอยู่ภายในสูญหายไป

สัญญาณที่ใช้กับระบบส่วนความจำแบบ CMOS

- ก. MA ๐-MA 11 เป็นสัญญาณ Memory Address จำนวน 12 bits จาก CPMA
- ข. MD ๐-MD 11 เป็นสัญญาณที่เกิดจากการถ่ายเทข้อมูลระหว่างส่วนความจำกับ รีจิสเตอร์ อื่น ๆ ตามตำแหน่งที่กำหนดไว้ใน CPMA
- ค. EMA ๐-EMA2 สัญญาณจำนวน 3 bits สำหรับใช้ขยายส่วนความจำออกไป ได้ตั้งแต่ 4096 words ถึง 32,768 words เพิ่ม Memory Address จากเดิม 12 bits เป็น 15 bits และจำนวน 3 bits นี้ ทำหน้าที่เป็นเลือกฟิลต์แก่ส่วนความจำ

ง. R/W Control เป็นสัญญาณควบคุมการ R/W แก่ส่วนความจำแบบ CMOS สร้างจากวงจร สร้างสัญญาณเวลาของเครื่อง โดยเอาสัญญาณจาก IC E24-14 เป็นตัว Set R-S ฟลิปฟลอป และสัญญาณจาก E 10-13 เป็นตัว Reset R-S ฟลิปฟลอป มีช่วงเวลากว้าง 650 nSec

จ. Power Preset L เกิดขึ้นเมื่อเปิดสวิตช์ Power On จะส่งสัญญาณตัวนี้มา Reset R-S ฟลิปฟลอปของวงจร R/W Control ก่อนเริ่มต้นระบบสัญญาณเวลา

ฉ. Address Load เป็นสัญญาณควบคุมการโหลด Address แก่ส่วนความจำแบบ CMOS สร้างขึ้นจากวงจร R-S ฟลิปฟลอป เอาสัญญาณควบคุมมาจากวงจรสร้างสัญญาณเวลา E ϕ 2-14 เป็นสัญญาณสำหรับ Set และสัญญาณ Reset มาจาก Register S 11 ซึ่งออกแบบเพื่อให้สามารถปรับเวลาช่วงการโหลด Address ได้ตามความเหมาะสม และ Register ตัวนี้จะถูก Reset เมื่อเปิดสวิตช์ Power On ของเครื่องคอมพิวเตอร์ด้วยสัญญาณ Power Preset L

ช. MALC L (MA, MS Load Control L) เป็นสัญญาณแสดงการทำงานแบบ Data Break การทำงานปกติสัญญาณนี้จะอยู่สภาวะสูง เพื่อให้มีการโหลด Address ช่วง Tp 4 ถ้าหากเป็นการทำงานแบบ Data Break สัญญาณนี้จะ Reset กราวด์ ช่วง Tp 1 และจะคงสภาวะนี้จนกระทั่งถึง Tp4 ของวัฏจักรการ Break สุดท้าย สัญญาณ MALC L นี้ จะป้องกันการโหลด CPMA และ MS Register โดย Tp4 ในช่วง Data Break

ซ. MD DIR L ทำหน้าที่ควบคุม Bi-directional Bus ในการถ่ายเทข้อมูลออกจากส่วนความจำแบบ CMOS ไปสู่ MD BUS และจาก MB รีจิสเตอร์ไปยัง MD BUS เพื่อส่งเข้าไปยังส่วนความจำแบบ CMOS และยังทำหน้าที่ควบคุมการอ่านและการเขียนแก่ส่วนความจำแบบ CMOS ด้วย

ด. MEM Start L บอกการเริ่มต้นวัฏจักรส่วนความจำ สำหรับการออกแบบนี้ นำเอาสัญญาณนี้มาเป็นตัวบอกการเริ่มต้นทำงานของส่วนความจำแบบ CMOS เมื่อฟิลต์นี้ถูกเลือก สัญญาณนี้มีช่วงกว้าง 400 nSec จะไป Set R-S ฟลิปฟลอป ทำให้ LED ติด

ด. Stop L เป็นสัญญาณบอกให้เครื่อง หยุดการทำงาน โดยหยุดระบบสัญญาณเวลา ทั้งนี้ อาจจะมาจก Single Step คีย์ หรือ Key Control L หรือจากคำสั่ง HLT (Halt) สัญญาณทั้งหมดนี้จะหยุด S7 ฟลิปฟลอป ช่วง Tp3 บอกให้ทราบว่าขณะนี้ส่วนความจำแบบ CMOS หยุดการทำงาน LED ติด

ฎ. Key Control L สัญญาณนี้จะกราวด์ เมื่อผู้ใช้เครื่อง กด EXT D คีย์ ADDR Load คีย์ EXAM คีย์ หรือ DEP คีย์ ที่โปรแกรมเมอร์ คอนโซล (Programmer Console) เมื่อกด EXT D ADDR Load คีย์ CPMA จะถูกป้องกันไม่ให้มีการโหลด เอา Address เข้าไปเก็บ เนื่องจาก Address Set จากสวิตซ์ SW 6-8 นี้จะใช้เป็น EXTended Address 3 bits ให้แก่ Field Select มิใช่เป็น Address ที่อ้างถึงส่วนความจำ และเมื่อกด EXAM คีย์ หรือ DEP คีย์ ข้อมูลที่ สวิตซ์รีจิสเตอร์ ทั้ง 12bits จะไม่ถูกโหลดเข้าเก็บใน CPMA ช่วง PULSE Load

สัญญา Key Control L นี้ยังสร้างสัญญาณ Stop L เพื่อ Reset S7 ฟลิปฟลอป และ RUN ฟลิปฟลอปในวงจรสร้างสัญญาณเวลา ดังนั้น ระบบสัญญาณเวลาจะหยุดทำงาน เมื่อ TS 1 ของวัฏจักรเวลาต่อไป ทำให้ MA+1 ถูกโหลดเข้าไปเก็บใน Program Counter รีจิสเตอร์ และ Key Control L นี้ยังป้องกันมิให้เกิด Interrupt ขึ้นด้วย

ฉ. Pulse Load เมื่อกด ADDR Load คีย์ สัญญาณ Pulse Load 400 nSec เป็นตัวโหลดข้อมูลใน DATA BUS เข้าไปยัง CPMA

ค. ROM ADDRESS สัญญาณนี้ส่งมาจากโมดูล ROM หากสัญญาณนี้อยู่สภาวะสูง (H) วัฏจักรส่วนความจำเขียนและอ่าน จะทำงานปกติ และหากสัญญาณนี้อยู่สภาวะต่ำ ส่วนความจำแบบ CMOS จะไม่ทำงาน

ด. Power Fail L ได้จากวงจร Power fail & Battery Back up

วงจรที่ใช้ในองค์ประกอบต่าง ๆ ของระบบส่วนความจำแบบ CMOS

ก. Address Buffer ใช้ IC เบอร์ SN 74 LS04 เนื่องจาก IC เบอร์นี้ พลังงานสูญเสียแผ่กระจายต่ำ (Low power dissipated) และมีช่วงเวลาหน่วงในการเคลื่อนตัวของสัญญาณ (Propagation delay) ต่ำ

Buffer ลักษณะนี้ Address ที่เก็บใน Address Decoder Register ในส่วนความจำแบบ CMOS จะเก็บกลับกับ Address จริง เช่น ถ้ากำหนดให้ MA 11-MA2 อยู่

ตำแหน่ง Address ๘ เมื่อผ่านเกต Address Buffer นี้ Address จะเก็บในส่วนของความจำ เป็น Address 4096 สำหรับ Address อื่น ๆ จะเก็บลักษณะเดียวกัน (ดูรูปที่ ๒๖)

(8)
ข. ส่วนของความจำแบบ CMOS ใช้ IC เบอร์ IM 6508 IJE ของบริษัท Intersil เป็นแบบ CMOS Static RAM ขนาด 1/1024 bits เหตุที่เลือกใช้เบอร์นี้เนื่องจาก Speed ค่อนข้างสูง ทั้งสูญเสียพลังงานการแผ่กระจายต่ำ กินกระแสเป็น μA และทั้ง Input และ Output สามารถทำงานร่วมกับ TTL แบบ LS (Low Polcer Schottky) รายละเอียด IC เบอร์ IM 6508 IJE ดูภาคผนวก ข.

ส่วนของความจำแบบ CMOS ที่ต้องการออกแบบ ขนาด 12/4096 bit-words ต้องใช้ IC IM 6508 IJE จำนวนทั้งหมด ๔๘ ตัว จัดเป็น ๔ แถว ๆ ละ ๑๒ ตัว ตามรูปที่ ๒๗ แต่ละแถวมีความจำขนาด 12/1024 bit-words Address A0-A9 ของ IM 6508 IJE ของทุกตัวต่อถึงกันแบบขาต่อขา เช่น A0 ก็ต่อกับ A0 ทั้งหมด การควบคุมการอ่านและการเขียน และการเก็บรักษาข้อมูลขึ้นอยู่กับสัญญาณ STR และ WE แต่ละแถวสัญญาณ STR และ WE ต่อถึงกันด้วยสัญญาณที่เหมือนกัน เพื่อให้ส่วนของความจำสามารถทำการอ่านและเขียนได้ทีละ 12 bit-word สามารถใช้กับเครื่อง PDP-8/E โดยสัญญาณ STR และ WE สร้างโดยวงจร Interface Control Logic การทำงานของระบบส่วนของความจำมีลักษณะเป็น word ในจำนวน 1024 words จะเป็น 1024 words ใดในจำนวน ๔ แถว ของส่วนของความจำขึ้นกับสัญญาณ STR ซึ่งขึ้นอยู่กับวงจร Interface Control Logic โดยกำหนดจาก MA1 และ MA0 ดังตารางที่ ๒ ถ้าหากสัญญาณ STR ต่ำ แสดงว่า ส่วนของความจำที่ถูกควบคุมด้วย STR นี้จะทำงาน (Access) วัฏจักรการอ่าน และการเขียนขึ้นอยู่กับสัญญาณ WE

ค. วงจร I/O Buffer ส่วนของความจำ CMOS ไม่สามารถจะต่อ Interface โดยตรงกับ MD-BUS ซึ่งเป็น Bidirectional Bus มี Output ของรีจิสเตอร์ต่าง ๆ ใช้เกตควบคุมแบบ Open Collector ต่อ Wire AND กัน ดังนั้นจึงต้องใช้วงจรดังรูปที่ ๒๘ ต่อ Interface ไว้ โดย Inverter 74 LS04 ทำหน้าที่ Interface ระหว่าง CMOS กับ TTL Logic ส่วน NAND gate แบบ Open Collector DEC 8881 ต่อ Interface ไว้ระหว่าง

TTL กับ MD BUS และทำงานช่วงวัฏจักรการอ่าน Tristate device SN74 125 ใช้สำหรับควบคุม MD BUS ทำงานช่วงวัฏจักรการเขียน สัญญาณที่ควบคุมวัฏจักรการอ่านและการเขียน ได้แก่ สัญญาณ MD DIR L สัญญาณ FIELD SELECT H สัญญาณ R/W CONTROL และสัญญาณ POWER FAIL L

ง. วงจรร Field Select ใช้ IC เบอร์ DEC 384 DEC 7486 และ DEC 7440 เมื่อขยายระบบความจำเพิ่มมากกว่า 12/4096 bit-words จำเป็นต้องขยายจำนวน Address bit ขึ้นอีก 3 bits คือ EMA0 ถึง EMA2 ทำให้สามารถกำหนดฟิลต์ได้ถึง ๘ ฟิลต์ โดยทั่วไปแล้ว ส่วนความจำแบบวงแหวนแม่เหล็ก กำหนดไว้ ฟิลต์ 0 ฉะนั้น ส่วนความจำที่เพิ่มเข้าไป แต่ละแผ่นโมดูล จำนวน 12/4096 bit-words สามารถกำหนดได้จากฟิลต์ ๑ ถึง ฟิลต์ ๗ ระบบความจำจึงขยายถึง 12/32768 bit-words ตามวงจรรูปที่ ๒๔ มี Jumper อยู่ ๓ จุด เป็นตัวกำหนดฟิลต์ ให้แก่ส่วนความจำ CMOS และถ้าหาก ROM ทำงาน สัญญาณ \overline{ROM} จะ disable แก่วงจรร Field Select ทุก ๆ แผ่นโมดูลส่วนความจำ ดังนั้น โมดูล ROM จะทำงานโดยลำพัง การทำงานของวงจรร Field Select ให้ดูตารางที่ ๓

จ. Interface Control Logic สร้างสัญญาณควบคุม I/O Buffer และสร้างสัญญาณควบคุมการอ่านและการเขียนแก่ส่วนความจำแบบ CMOS จากวงจรรระบบสร้างสัญญาณเวลา

ระบบส่วนความจำวงแหวนแม่เหล็ก Address ถูกโหลดเข้า CPMA ช่วง TP4 หรือเข้าทางโปรแกรมเมอร์คอนโซล ใช้สัญญาณ PULSE LOAD ถ้าพิจารณา IM 6508 IJE วงจรรภายในมี Address Register อยู่ในตัว IC เองด้วย ดังนั้นการโหลด Address เพื่อให้ IM 6508 IJE ทำงาน ต้องทำการโหลดจาก CPMA เข้าไปเก็บใน Address Register ในตัว IC ด้วย การโหลดนี้กระทำได้ ๒ วิธี

๑. โหลดจากกคคีย์ ADDR. LOAD ที่โปรแกรมเมอร์คอนโซล

๒. โหนดจากระบบสร้างสัญญาณเวลาช่วง TP4 แต่สัญญาณ TP4 นี้มีช่วงกว้าง สัญญาณเพียง 100 nSec เมื่อเปรียบเทียบกับคุณสมบัติทาง AC ของ IM 6508 IJE แล้ว ต้องกำหนดช่วงกว้างสัญญาณไว้ 200 nSec จึงจำเป็นต้องปรับให้ได้ตามต้องการโดยเพิ่ม Shift Register ๑ ตัว และ R-S ฟลิปฟลอป ๑ ตัว เมื่อเริ่มไปเปิดเครื่อง R-S ฟลิปฟลอป ถูก Clear ด้วยสัญญาณ POWER PRESET L และเมื่อกดคีย์ EXAM หรือ คีย์ DEP หรือ คีย์ CONT. วงจรระบบสร้างสัญญาณเวลาจะเริ่มทำงาน เกิดการ Shift สัญญาณขึ้น R-S ฟลิปฟลอปถูก Set ด้วย TP4 ที่ขา E2-13 และ Reset ด้วยสัญญาณจาก Register S 11-14 สัญญาณ MALC L ปกติขณะโหนด Address นี้ MALC จะอยู่สภาวะสูง กรณี Data Break จะอยู่สภาวะต่ำ

เอาสัญญาณควบคุมการโหนดทั้ง ๒ วิธีนี้มาต่อ wire AND กัน ใช้ IC 7401 แบบ Open Collector มีความต้านทาน 470 Ω ต่อเป็นโหนดสัญญาณที่ออกที่โหนดนี้คือ LMAR ดังรูปที่ ๓๐ และรูปที่ ๓๑

สัญญาณ R/W CONTROL เป็นตัวกำหนดวัฏจักรการอ่าน และการเขียนเนื่องจาก MD BUS เป็น Bi-directional Bus ดังนั้นข้อมูลจะเปลี่ยนแปลงระหว่าง Memory Register และ MB Register เมื่อสัญญาณ MD DIR เปลี่ยนแปลง ถ้าหากสัญญาณ MD DIR L เป็นวัฏจักรการอ่าน ข้อมูลถ่ายเทจาก Memory Register เข้าเก็บใน MB Register ช่วง TP2 (Leading edge) และขณะเดียวกันนี้ สัญญาณ MD DIR เปลี่ยนสภาวะจากต่ำเป็นสูง เป็นการเริ่มวัฏจักรการเขียน และสิ้นสุดวัฏจักรการอ่าน ข้อมูลที่เก็บอยู่ใน MB Register จะถูกส่งออกไปที่ MD BUS เพื่อเขียนกลับเข้าสู่ส่วนความจำในวัฏจักรการเขียน และวัฏจักรการเขียนสิ้นสุดลง เมื่อมีสัญญาณ CLEAR WRITE ตามรูปที่ ๓๐ สัญญาณ R/W CONTROL สร้างด้วย R-S ฟลิปฟลอป ๑ ตัว เมื่อเริ่มเปิดสวิตช์เครื่อง สัญญาณ POWER PRESET L จะ Set ฟลิปฟลอปตัวนี้ เมื่อวงจรสร้างสัญญาณเวลาทำงาน R-S ฟลิปฟลอปนี้ถูก Set ด้วย

สัญญาณจาก Shift Register E24-14 และ Reset ด้วยสัญญาณ CLEAR WRITE จาก Shift Register E 10-13 ของระบบสร้างสัญญาณเวลา สัญญาณ R/W CONTROL นี้มีช่วงกว้างสัญญาณ 650 nSec

จากรูปที่ ๓๒ สร้างสัญญาณควบคุมการอ่านและการเขียน และโหลด Address แก่ส่วนความจำแบบ CMOS 12/4096 bit-words

ขณะที่ CMOS ถูกโหลด MA BUS แสดงข้อมูลใน CPMA ส่งไปเข้า Address Register ในตัว CMOS 10 bits คือ MA 11 ถึง MA2 เพื่อบอก Address แก่วงจร Decoder ส่วน MA0 และ MA1 ส่งมาเข้าวงจรรูปที่ ๓๓ นี้ หากฟิลต์นี้ถูกเลือก สัญญาณ FIELD SELECT จะอยู่สภาวะสูง เมื่อมีสัญญาณ LMAR เข้ามา Clock แก่ D-ฟลิปฟลอน เบอร์ 7475 ก็จะเก็บ MA 1 และ MA0 ไว้ ขณะเดียวกัน Output จาก D-ฟลิปฟลอน ส่งตรงไปยัง Decoder เบอร์ DEC 8251 ที่ Input A และ B จะ decoder ข้อมูลใน D-ฟลิปฟลอน ที่เก็บข้อมูล $\overline{MA\ 1}$ และ $\overline{MA0}$ ส่วน Input C จะ decode ข้อมูลใน D-ฟลิปฟลอนที่เก็บข้อมูล $\overline{FIELD\ SELECT}$ สัญญาณ LMAR จะต่อมาเข้า input D ของ Decoder ทำให้ ขณะที่โหลด Address แก่ส่วนความจำนี้ Decoder output F 0 ถึง F3 อยู่สภาวะสูงหมด สัญญาณ STR ของทุกหน่วยความจำอยู่สภาวะสูงหมด ขณะนี้ไม่มีการถ่ายเทข้อมูลเข้าหรือออก จากส่วนความจำ CMOS เลย เนื่องจาก Output ของ CMOS แสดงสภาวะ High Impedance เมื่อสิ้นสุดสัญญาณ LMAR ข้อมูล MA BUS ถูกโหลดเก็บใน Address Register ในตัว CMOS เรียบร้อย สัญญาณ STR จะ enable สภาวะต่ำตาม Input A B C และ D ของ Decoder เพียง เส้นเดียว เป็นสัญญาณ enable แก่ส่วนความจำ 12/1024 bit-words ในจำนวนทั้งสิ้น 12/4096 bit-words เตรียมการถ่ายเทข้อมูลช่วงวัฏจักรการอ่านและเขียน ซึ่ง ควบคุมด้วย สัญญาณ WE สัญญาณ WE นี้ สร้างขึ้นจากเกต SN74 LS20 ด้วยสัญญาณ R/W CONTROL MD DIRL FIELD SELECT และ สัญญาณ POWER FAIL

รัฐจักรการอ่าน WE อยู่สภาวะสูง

รัฐจักรการเขียน WE อยู่สภาวะต่ำ

ถ้าหากฟิล์มนี้ ไม่ถูกเลือก สัญญาณ FIELD SELECT อยู่สภาวะต่ำ สัญญาณนี้ เก็บใน D-ฟลิปฟลอน เป็นสภาวะสูง และ Output ส่งไปเข้า Input-D ของวงจร Decoder ทำให้ F 0 ถึง F3 คงสภาวะสูงหมด ส่วนความจำ 12/4096 bit-words นี้จะเก็บรักษา ข้อมูลไว้ตลอด และส่วนความจำส่วนนี้ถูกตัดออกจาก MD-BUSไป ฟิล์ดอื่นจึงสามารถ RUN ได้

เมื่อแผ่นโมดูลส่วนความจำ 4096 Kword นี้ ทำงานอยู่ LED จะติดตาม วงจรรูปที่ ๓๓ เมื่อกดคีย์ CONT. สัญญาณ MEM START จะ Set D-ฟลิปฟลอน SN 7474 AND เกท ทำงานเมื่อสัญญาณ FIELD SELECT H และฟลิปฟลอนตัวนี้ ถูก Reset เมื่อกดคีย์ HLT ที่โปรแกรม เมอร์ คอนโซล หรือเจอคำสั่งหยุดในโปรแกรม โดย LED จะดับหลังจาก TP3 และพร้อมกันนั้น เครื่องคอมพิวเตอร์ก็หยุดการทำงานด้วย

ฉ. แหล่งจ่ายไฟสำรอง (Ni-cd Battery Back Up) และวงจร

Power Fail ส่วนความจำ CMOS IM 6508 IJE มีความจำเป็นต้องใช้แบตเตอรี่ เป็นแหล่งจ่ายไฟสำรอง เนื่องจากถ้าหากปิดสวิทซ์เครื่องคอมพิวเตอร์ หรือ กรณีเกิดไฟตก ข้อมูลที่เก็บ อยู่ภายในส่วนความจำ CMOS จะสูญหายไปหมด จึงเป็นข้อเสียของส่วนความจำแบบนี้ ถ้าหาก เป็นส่วนความจำวงแหวนแม่เหล็ก ข้อมูลคงเก็บอยู่ตลอดไป ด้วยสาเหตุดังกล่าวจึงใช้ แบตเตอรี่ ที่สามารถเก็บประจุ ขณะเมื่อเครื่องทำงานอยู่ จากแหล่งจ่ายไฟของเครื่องคอมพิวเตอร์ อาศัย หลักการง่าย ๆ ตามรูปที่ ๓๔

แหล่งจ่ายไฟเครื่อง มีระดับคัก คาสูงกว่า แบตเตอรี่ ดังนั้น ไดโอดที่ต่ออยู่ จะทำงานเกิดการเก็บประจุขึ้นในแบตเตอรี่ และจากแหล่งจ่ายไฟ เครื่องนี้ก็จ่ายไฟพวกไป เลี้ยงวงจร TTL และ CMOS เมื่อปิดสวิทซ์เครื่อง แหล่งจ่ายไฟเครื่องหยุดการทำงาน ระดับ ศักย์ตาของแหล่งจ่ายไฟเครื่องต่ำกว่าแบตเตอรี่ ไดโอดไม่ทำงาน เนื่องจากเกิดการกลับไบอัส ขึ้น Ni-Cd แบตเตอรี่ จะจ่ายกระแสออกไปเลี้ยงวงจร CMOS IM 6508 IJE ให้สามารถ เก็บรักษาข้อมูลต่อไปได้

วิธีนี้ ไดโอด รับ ไบอัสตรง (forword bias) เกิดคัก ดาคร่อมประมาณ 0.7 Volt ซึ่งมีความมากเกินไป จึงเปลี่ยนมาใช้ ทรานซิสเตอร์แทน จะมีคัก ดาตกคร่อม เมื่อ ไบอัสตรงประมาณ 0.2 Volts และเวลาการสวิตชิ่ง ก็เร็วกว่า ไดโอดด้วย

ไดโอด แทนด้วย ทรานซิสเตอร์ T 1 ตามรูปที่ ๓๕ เมื่อปิดสวิตช์เครื่อง แหล่งจ่ายไฟถูกตัด T 1(PNP) จะ off แต่ ทรานซิสเตอร์ T4(NPN) มีไบอัสจากแหล่งจ่ายไฟสำรอง จึงทำให้ T4 on ได้ ดังนั้นสัญญาณ POWER FAIL L จะอยู่สภาวะต่ำ ส่งไป Flag ในวงจร Interface Control Logic ให้สัญญาณ WE เป็นโลจิก ๑ ส่วนความจำ CMOS อยู่สภาวะการเขียน


การทำงานปกติ แหล่งจ่ายไฟเครื่อง จะไบอัสแก่ T2(NPN) และ T3(NPN) ผ่าน ซีเนอร์ไดโอด เกิดไบอัส ตกคร่อมความต้านทาน R37 ถ้าหากแหล่งจ่ายไฟคงที่ 5 Volts ตัวซีเนอร์ไดโอด จะทำหน้าที่เป็นแหล่งจ่ายคัก ดาคงที่ (Constant Voltage Source) เมื่อ T3 ทำงานด้วย ไบอัส จาก R37 จะไบอัสแก่ T 1 ให้ทำงาน ดังนั้น Vcc จะส่งผ่าน T 1 ไป ชาร์จแก่ Ni-cd แบตเตอรี่ เนื่องจาก Vcc มีคัก ดาสูงกว่า แบตเตอรี่ ซึ่งมีคัก ดาเพียง 3.7 Volts และขณะเดียวกัน Vcc ก็ส่งไปจ่ายแก่ วงจรส่วนความจำ CMOS ด้วย ช่วงนี้ T3 ได้รับไบอัสด้วยเช่นกัน T3 ทำงาน T4 ได้รับไบอัสด้วย กราวด์จึงไม่ทำงาน สัญญาณ POWER FAIL จึงอยู่สภาวะสูง ส่งไปยังวงจร Interface Control Logic

ข. การขยายส่วนความจำ โดยเพิ่มแผ่นโมดูล ใช้เมื่อต้องการขยายแผ่นโมดูลเพิ่มขึ้น มากกว่า 4096 words โดยที่สัญญาณบางตัวที่ควบคุมการทำงานของส่วนความจำแบบ CMOS นี้ มิได้มาจากโอมนิบัส ดังนั้นสัญญาณเหล่านี้จึงไม่สามารถจะนำไปใช้ควบคุมในวงจรแผ่นโมดูลส่วนความจำแบบ CMOS ได้ เนื่องจาก Fanout ไม่พอ ดังนั้น ในแผ่นโมดูลแผ่นแรก จะออกแบบให้มีวงจรขยายสัญญาณเสียก่อน โดยใช้ IC เบอร์ SN 7417 ซึ่งให้ Output แบบ Open Collector Output ที่ได้รับการขยายเรียบร้อยแล้วนี้ จะต่อไปเข้าวงจรสร้างสัญญาณ R/W CONTROL และสร้างสัญญาณ LMAR และขณะเดียวกันก็สามารถจะเอาไปต่อเป็น


Input ให้แก่ แผ่นโมดูลอื่น ๆ ที่ต้องการขยายส่วนความจำเพิ่มขึ้น จนถึง 32k words โดยใช้ connector ต่อถึงกัน ระหว่างแผ่นโมดูล ดังรูปที่ ๓๖ ประกอบ สัญญาณ EXT_M เป็นสัญญาณส่วนที่นำไปควบคุมแผ่นโมดูลส่วนความจำอื่น

การทำงานร่วมกันระหว่างส่วนความจำแบบวงแหวนแม่เหล็กกับส่วนความจำแบบ CMOS


จากที่ได้ออกแบบส่วนความจำแบบ CMOS สามารถเขียนเป็นองค์ประกอบร่วมกับส่วนความจำแบบวงแหวนแม่เหล็ก ดังรูปที่ ๓๗




รูปที่ ๒๕ องค์ประกอบส่วนความจำแบบ CMOS




Address Buffer




รูปที่ ๒๗ ส่วนความจำแบบ CMOS 12 x 4096 bit-word



טלר I/O Buffer



טלר FIELD SELECT



รูปที่ ๓๐ วงจรสร้างสัญญาณ LMAR และ R/W CONTROL

ตารางที่ ๒ แสดงการทำงานของส่วนความจำ CMOS เมื่อ STR อยู่สภาวะต่ำ


MA 0	MA 1	B	A	STR
0	0	1	1	F ₃ = L
0	1	1	0	F ₂ = L
1	0	0	1	F ₁ = L
1	1	0	0	F ₀ = L

หมายเหตุ ตารางที่ ๒ อินพุต C และ D อยู่สภาวะต่ำ (Low)
 กรณีอื่น ๆ ที่ทำให้อินพุต C หรือ D อยู่สภาวะสูง (High)
 สัญญาณ STR (F 0 ถึง F 3) จะอยู่สภาวะสูงหมด (High)


ตารางที่ ๓ แสดงการทำงานของวงจร FIELD SELECT

ROM Address	EMA 2	EMA 1	EMA ๐	Field Select	J 1	J 2	J 3
0	0	0	0	L	0	0	0
0	0	0	1	L	0	0	S
0	0	1	0	L	0	S	0
0	0	1	1	L	0	S	S
0	1	0	0	L	S	0	0
0	1	0	1	L	S	0	S
0	1	1	0	L	S	S	0
0	1	1	1	L	S	S	S
1	0	0	0	H	0	0	0
1	0	0	1	H	0	0	S
1	0	1	0	H	0	S	0
1	0	1	1	H	0	S	S
1	1	0	0	H	S	0	0
1	1	0	1	H	S	0	S
1	1	1	0	H	S	S	0
1	1	1	1	H	S	S	S


หมายเหตุ H หมายถึง High
L หมายถึง Low
S หมายถึง Short
0 หมายถึง Open




รูปที่ ๓๑ แสดงไทม์แกรม เวลาของส่วนความจำแบบ CMOS




รูปที่ ๓๒ วงจรสร้างสัญญาณควบคุมการเขียนการอ่านแก่ส่วนความจำแบบ CMOS




รูปที่ ๓๓ วงจร Indicator เมื่อส่วนความจำแบบ CMOS ทำงาน




รูปที่ ๓๔ วงจรแหล่งจ่ายไฟสำรองอย่างง่าย



รูปที่ ๓๕ วงจรแหล่งจ่ายไฟสำรองแก่ระบบส่วนความจำแบบ CMOS



รูปที่ ๓๖ แสดงวงจรขยายสัญญาณควบคุมใช้กับส่วนความจำ เมื่อเพิ่มแผ่นโมดูล



รูปที่ ๓๗ แสดงองค์ประกอบร่วมระหว่างส่วนความจำแบบวงแหวนแม่เหล็กกับ ส่วนความจำแบบ CMOS